Processing

Please wait...

Settings

Settings

Goto Application

1. WO2004023751 - DEMODULATOR CIRCUIT AND RECEIVER DEVICE

Publication Number WO/2004/023751
Publication Date 18.03.2004
International Application No. PCT/JP2003/010655
International Filing Date 22.08.2003
IPC
H04L 27/227 2006.01
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
27Modulated-carrier systems
18Phase-modulated carrier systems, i.e. using phase-shift keying
22Demodulator circuits; Receiver circuits
227using coherent demodulation
CPC
H03D 3/006
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
3Demodulation of angle-, ; frequency- or phase-; modulated oscillations
006by sampling the oscillations and further processing the samples, e.g. by computing techniques
H04L 27/2276
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
27Modulated-carrier systems
18Phase-modulated carrier systems, i.e. using phase-shift keying
22Demodulator circuits; Receiver circuits
227using coherent demodulation
2275wherein the carrier recovery circuit uses the received modulated signals
2276using frequency multiplication or harmonic tracking
Applicants
  • SONY CORPORATION [JP]/[JP] (AllExceptUS)
  • SAIJO, Kazuyuki [JP]/[JP] (UsOnly)
  • JEONG, Moonjae [KR]/[JP] (UsOnly)
Inventors
  • SAIJO, Kazuyuki
  • JEONG, Moonjae
Agents
  • YAMAGUCHI, Kunio
Priority Data
2002-26041105.09.2002JP
Publication Language Japanese (JA)
Filing Language Japanese (JA)
Designated States
Title
(EN) DEMODULATOR CIRCUIT AND RECEIVER DEVICE
(FR) CIRCUIT DEMODULATEUR ET DISPOSITIF RECEPTEUR
(JA) 復調回路と受信装置
Abstract
(EN)
A sampling block (40a-1) uses a frequency, which is obtained by multiplying the frequency of an intermediate frequency signal (RIFs) by 1/(m + 0.25) or 1/(m + 0.75) where “m” is zero or a natural number, to sample the intermediate frequency signal (RIFs), thereby producing signals of phase differences “0”, “&pgr;/2”, “&pgr;” and “3&pgr;/2”. A polarity adjusting block (40a-2) causes the polarity of the phase difference “&pgr;” to be coincident with the signal of phase difference “0”, while causing the polarity of the phase difference “3&pgr;/2” to be coincident with the signal of phase difference “&pgr;/2”. A signal combining block (40a-3) combines the signals of phase differences “0” and “&pgr;”, which have a phase difference “&pgr;” therebetween, and holds and outputs the resultant combined signal as a demodulated signal (PI). The signal combining block (40a-3) also combines the signals of phase differences “&pgr;/2” and “3&pgr;/2”, which have a phase difference “&pgr;” therebetween, and holds and outputs the resultant combined signal as a demodulated signal (PQ). In this way, a simple structure can be used to provide a demodulator circuit and receiver device that can easily obtain satisfactory demodulated signals.
(FR)
Un bloc d'échantillonnage (40a-1) utilise une fréquence, obtenue par multiplication de la fréquence d'un signal de fréquence intermédiaire (RIFs) par 1/(m + 0,25) ou par 1/(m + 0,75) où m représente la valeur zéro ou un nombre naturel, afin d'échantillonner le signal de fréquence intermédiaire (RIFs), ce qui produit des signaux avec des différences de phase de 0, $g(p)/2, $g(p) et 3$g(p)/2. Un bloc de réglage de polarité (40a-2) ajuste la polarité de la différence de phase $g(p) de façon à ce qu'elle coïncide avec le signal de différence de phase 0, alors qu'il ajuste la polarité de la différence de phase 3$g(p)/2 de façon à ce qu'elle coïncide avec le signal de différence de phase $g(p)/2. Un bloc de combinaison de signal (40a-3) combine les signaux de différences de phase 0 et $g(p), qui possèdent entre eux une différence de phase de $g(p), et maintient et sort le signal combiné résultant comme signal démodulé (PI). Ce bloc (40a-3) combine aussi les signaux de différences de phase $g(p)/2 et 3$g(p)/2, qui possèdent entre eux une différence de phase de $g(p), et maintient et sort le signal combiné résultant comme signal démodulé (PQ). De cette façon, on peut utiliser une structure simple afin de disposer d'un circuit démodulateur et d'un dispositif récepteur pouvant facilement obtenir de signaux démodulés satisfaisants.
(JA)
 サンプリングブロック40a-1では、中間周波信号RIFsの周波数に対して、「1/(m+0.25)倍」あるいは「1/(m+0.75)倍」(m:0または自然数)の周波数で、中間周波信号RIFsをサンプリングして位相差「0」「π/2」「π」「3π/2」の信号を生成する。極性調整ブロック40a-2は、位相差「π」の極性を位相差「0」の信号と一致させる。また位相差「3π/2」の極性を位相差「π/2」の信号と一致させる。信号合成ブロック40a-3では、「π」の位相差を有した位相差「0」と位相差「π」の信号を合成するとともに保持して復調信号PIとして出力する。また「π」の位相差を有した位相差「π/2」と位相差「3π/2」の信号を合成するとともに保持して復調信号PQとして出力する。簡単な構成で容易に良好な復調信号を得ることができる復調回路および受信装置を提供できる。
Latest bibliographic data on file with the International Bureau