WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004021022) INTEGRATED CIRCUIT WITH EMBEDDED IDENTIFICATION CODE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/021022    International Application No.:    PCT/IB2003/003387
Publication Date: 11.03.2004 International Filing Date: 31.07.2003
IPC:
G01R 31/3173 (2006.01), G11C 29/36 (2006.01)
Applicants: KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL) (For All Designated States Except US).
VAN DE LOGT, Leon, M., A. [NL/NL]; (NL) (For US Only).
DE JONG, Franciscus, G., M. [NL/NL]; (NL) (For US Only)
Inventors: VAN DE LOGT, Leon, M., A.; (NL).
DE JONG, Franciscus, G., M.; (NL)
Agent: DUIJVESTIJN, Adrianus, J.; Philips Intellectual Property & Standards, Prof. Holstlaan 6, NL-5656 AA Eindhoven (NL)
Priority Data:
02078568.9 30.08.2002 EP
Title (EN) INTEGRATED CIRCUIT WITH EMBEDDED IDENTIFICATION CODE
(FR) CIRCUIT INTEGRE COMPORTANT UN CODE D'IDENTIFICATION EMBOITE
Abstract: front page image
(EN)An integrated circuit (100) has a plurality of inputs (110) and a plurality of outputs (120). In a test mode, a test arrangement including a plurality of logic gates (140) is coupled between the plurality of inputs (110) and the plurality of outputs (120). The logic gates from the plurality of logic gates (140) have a first input coupled to an input of the plurality of inputs (110) and a further input coupled to a fixed logic value source (150). The fixed logic value source (150) is used to define an identification code of the integrated circuit (100), which can be retrieved at the plurality of outputs (120) when an appropriate bit pattern is fed to the plurality of inputs (110).
(FR)Circuit intégré (100) possédant une pluralité d'entrées (110) et une pluralité de sorties (120). En mode de test, un dispositif de test comprenant une pluralité de portes logiques (140) est couplé entre la pluralité d'entrées (110) et la pluralité de sorties (120). Les portes logiques de cette pluralité de portes logiques (140) possèdent une première entrée couplée à une entrée de la pluralité d'entrées (110) et une autre entrée couplée à une source de valeur logique fixe (150). Cette source de valeur logique fixe (150) est utilisée afin de définir un code d'identification du circuit intégré (100) pouvant être extrait au niveau de la pluralité de sorties (120) quand une configuration binaire appropriée est introduite dans la pluralité de sorties (110).
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)