WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004010500) STACKED MICROELECTRONIC PACKAGES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/010500    International Application No.:    PCT/US2003/017086
Publication Date: 29.01.2004 International Filing Date: 29.05.2003
Chapter 2 Demand Filed:    12.02.2004    
IPC:
H01L 23/538 (2006.01), H05K 1/18 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, CA 95052 (US)
Inventors: LEVARDO, Melvin; (PH)
Agent: MALLIE, Michael, J.; Blakely, Sokoloff, Taylor & Zafman, 12400 Wilshire Blvd, 7th Floor, Los Angeles, CA 90025 (US)
Priority Data:
10/198,032 17.07.2002 US
Title (EN) STACKED MICROELECTRONIC PACKAGES
(FR) ASSEMBLAGES MICROELECTRONIQUES EMPILES
Abstract: front page image
(EN)A microelectronic assembly including a flexible substrate with a first and a second surface, and with a microelectronic die portion and an external interconnect portion. The substrate has conductive traces integrated therewith. A first microelectronic die has an active surface electrically connected to the substrate first surface in the substrate microelectronic die portion. A second microelectronic die is electrically connected by its active surface to the substrate second surface in the substrate microelectronic die portion. External interconnect pads are disposed on the substrate second surface in the substrate external interconnect portion, wherein at least one conductive trace is in electrical contact with at least one external interconnect pad with either the first microelectronic die, the second microelectronic die, or both. The substrate is folded and a portion of the first surface in the external interconnect portion is attached to a back surface of the first microelectronic die.
(FR)L'invention concerne un ensemble microélectronique comprenant un substrat souple doté de première et seconde surfaces, d'une partie dé microélectronique et d'une partie d'interconnexion externe. Des tracés conducteurs sont intégrés au substrat. Un premier dé microélectronique comporte une surface active reliée par voie électrique à la première surface du substrat située dans la partie dé microélectronique de ce dernier. Un second dé microélectronique est relié par voie électrique, par sa surface active, à la seconde surface du substrat située dans la partie dé microélectronique de ce dernier. Des pastilles d'interconnexion externes sont disposées sur la seconde surface du substrat située dans la partie d'interconnexion externe de ce dernier, au moins un tracé conducteur étant en contact électrique avec au moins une pastille d'interconnexion externe et soit avec le premier dé microélectronique, soit avec le second dé microélectronique, soit avec les deux. Le substrat est plié, et une partie de la première surface située dans la partie d'interconnexion externe est fixée à une surface arrière du premier dé microélectronique.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)