WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004010493) METHOD OF PREVENTING SHIFT OF ALIGNMENT MARKS DURING RAPID THERMAL PROCESSING
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/010493    International Application No.:    PCT/US2003/017404
Publication Date: 29.01.2004 International Filing Date: 02.06.2003
Chapter 2 Demand Filed:    05.02.2004    
IPC:
H01L 23/544 (2006.01)
Applicants: ATMEL CORPORATION [US/US]; 2325 Orchard Parkway, San Jose, CA 95131 (US)
Inventors: LOJEK, Bohumil; (US).
WHITEMAN, Michael, D.; (US)
Agent: SCHNECK, Thomas; Law Offices of Thomas Schneck, P.O. Box 2-E, San Jose, CA 95109-0005 (US)
Priority Data:
10/201,093 22.07.2002 US
Title (EN) METHOD OF PREVENTING SHIFT OF ALIGNMENT MARKS DURING RAPID THERMAL PROCESSING
(FR) PROCEDE DE PREVENTION DE DECALAGE DE MARQUES D'ALIGNEMENT PENDANT UN TRAITEMENT THERMIQUE RAPIDE
Abstract: front page image
(EN)A method for preventing thermal stress and the shifting of alignment marks during semiconductor processing including providing a semiconductor wafer (10) having a first selected portion (12) for fabricating integrated circuitry and a second non-fabrication portion (14) including alignment marks (16), introducing dopant (56) into said first and second portions, when dopant (56) is required to be introduced in said first portion (12), thereby increasing radiant energy absorptivity and decreasing radiant energy transmissivity in both portions (12, 14) such that the thermal emissions detected at the portions result in no significant temperature variation between portions during heating. Therefore thermal stress and shifting of alignment marks (16) are prevented.
(FR)L'invention concerne un procédé de prévention de contrainte thermique et de décalage de marques d'alignement pendant un traitement de semi-conducteur. Ce procédé comprend les étapes consistant: à prendre une plaquette de semi-conducteur (10) qui présente une première partie (12) sélectionnée afin de produire un ensemble de circuits intégrés et une deuxième partie (14) non destinée à la production qui comprend des marques (16) d'alignement; et à introduire un dopant (56) dans lesdites première et deuxième parties, lorsque ledit dopant (56) doit être introduit dans ladite première partie (12), ce qui permet d'augmenter l'absorptivité d'énergie de rayonnement et de diminuer la transmissivité d'énergie de rayonnement dans les deux parties (12, 14) de façon que les émissions thermiques détectées au niveau desdites parties n'entraînent pas de variation de température significative entre celles-ci pendant le traitement thermique. Ceci permet de prévenir les contraintes thermiques et le décalage des marques (16) d'alignement.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)