WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004010440) CHIP RESISTOR AND METHOD FOR PRODUCING THE SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/010440    International Application No.:    PCT/JP2003/009292
Publication Date: 29.01.2004 International Filing Date: 22.07.2003
IPC:
H01C 1/144 (2006.01), H01C 7/00 (2006.01), H01C 17/00 (2006.01), H01C 17/28 (2006.01), H05K 3/34 (2006.01)
Applicants: ROHM CO., LTD. [JP/JP]; 21, Saiin Mizosaki-cho, Ukyo-ku, Kyoto-shi, Kyoto 615-8585 (JP) (For All Designated States Except US).
TSUKADA, Torayuki [JP/JP]; (JP) (For US Only)
Inventors: TSUKADA, Torayuki; (JP)
Agent: YOSHIDA, Minoru; 2-32-1301, Tamatsukuri-motomachi, Tennoji-ku, Osaka-shi, Osaka 543-0014 (JP)
Priority Data:
2002-215746 24.07.2002 JP
2002-215747 24.07.2002 JP
Title (EN) CHIP RESISTOR AND METHOD FOR PRODUCING THE SAME
(FR) RESISTANCE POUR MICROCIRCUIT ET PROCEDE DE PRODUCTION CORRESPONDANT
(JA) チップ抵抗器およびその製造方法
Abstract: front page image
(EN)A chip resistor comprising a resistor (1), an insulating layer (4) formed on the back of the resistor, and two electrodes (3) spaced apart from each other via the insulating layer. Each electrode (3) abuts against the insulating layer (4). A solder layer (39) is formed on the lower surface of each electrode (3).
(FR)La présente invention concerne une résistance pour microcircuit comprenant une résistance (1), une couche isolante (4) réalisé au verso de la résistance, et deux électrodes tenues à distance l'une de l'autre par la couche isolante. Chaque électrode (3) est appliquée contre la couche isolante (4). Une couche de soudure (39) est présente sur la face inférieure de chaque électrode (3).
(JA) チップ抵抗器は、抵抗体(1)と、この抵抗体の裏面に形成された絶縁層(4)と、この絶縁層を介して相互に離間した2つの電極(3)とを含んでいる。各電極(3)は、絶縁層(4)に当接している。各電極(3)の下面には、ハンダ層(39)が形成されている。
Designated States: CA, CN, KR, US.
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)