WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004008638) EQUALIZING TRANSCEIVER WITH REDUCED PARASITIC CAPACITANCE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/008638    International Application No.:    PCT/US2003/021408
Publication Date: 22.01.2004 International Filing Date: 10.07.2003
IPC:
H03B 1/00 (2006.01), H03K 3/00 (2006.01)
Applicants: RAMBUS INC. [US/US]; 4440 El Camino Real, Los Altos, CA 94022 (US)
Inventors: CHEN, Fred, F.; (US).
STOJANOVIC, Vladimir, M.; (US)
Agent: DeNIRO, Kirk, J.; Vierra Magen Marcus Harmon & DeNiro, LLP, 685 Market Street, Suite 540, San Francisco, CA 94105 (US)
Priority Data:
60/395,283 12.07.2002 US
10/261,875 01.10.2002 US
Title (EN) EQUALIZING TRANSCEIVER WITH REDUCED PARASITIC CAPACITANCE
(FR) EMETTEUR-RECEPTEUR EGALISEUR A CAPACITANCE PARASITE REDUITE
Abstract: front page image
(EN)A signaling circuit having reduced parasitic capacitance. The signaling circuit includes a plurality of driver circuits (370) each having an output coupled to a first output node, and a plurality of select circuits each having an output coupled to a control input of a corresponding one of the driver circuits.Each of the select circuits includes a control input to receive a respective select signal and a plurality of data inputs to receive a plurality of data signals. Each of the select circuits is adapted to select, according to the respective select signal, one of the plurality of data signals to be output to the control input of the corresponding one of the driver circuits.
(FR)La présente invention concerne un circuit de signalisation doté d'une capacitance parasite réduite. Ce circuit de signalisation comporte une pluralité de circuits pilotes (370) dont chacun comporte une sortie couplée à un premier noeud de sortie, et une pluralité de circuits de sélection dont chacun comporte une sortie couplée à une entrée de commande de l'un des circuits pilotes correspondants. Chacun des circuits de sélection comporte une entrée de commande servant à recevoir un signal de sélection correspondant, et une pluralité d'entrées de données permettant de recevoir une pluralité de signaux de données. Chacun des circuits de sélection est conçu pour sélectionner, selon le signal de sélection correspondant l'un des différents signaux de données à produire en sortie au profit de l'entrée de commande du circuit pilote correspondant.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)