WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004008545) ORGANIC SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/008545    International Application No.:    PCT/JP2003/008761
Publication Date: 22.01.2004 International Filing Date: 10.07.2003
Chapter 2 Demand Filed:    20.11.2003    
IPC:
H01L 51/30 (2006.01)
Applicants: PIONEER CORPORATION [JP/JP]; 4-1, Meguro 1-chome, Meguro-ku, Tokyo 153-8654 (JP) (For All Designated States Except US).
YOSHIZAWA, Atsushi [JP/JP]; (JP) (For US Only)
Inventors: YOSHIZAWA, Atsushi; (JP)
Agent: FUJIMURA, Motohiko; Fujimura & Associates, Ginza-Ohno Bldg., 1-17, Tsukiji 4-chome, Chuo-ku, Tokyo 104-0045 (JP)
Priority Data:
2002-205634 15.07.2002 JP
2002-205635 15.07.2002 JP
Title (EN) ORGANIC SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) SEMI-CONDUCTEUR ORGANIQUE ET SON PROCEDE DE FABRICATION
(JA) 有機半導体素子及びその製造方法
Abstract: front page image
(EN)An organic semiconductor device having a p-type organic semiconductor layer interposed between a source electrode and a drain electrode is provided with an n-type organic semiconductor layer arranged in the middle of the p-type organic semiconductor layer and a gate electrode embedded in the n-type organic semiconductor layer. An organic semiconductor device having an n-type organic semiconductor layer interposed between a source electrode and a drain electrode is provided with a p-type organic semiconductor layer arranged in the middle of the n-type organic semiconductor layer and a gate electrode embedded in the p-type organic semiconductor layer, thereby suppressing leakage current flowing between the electrodes. An organic semiconductor device provided with an organic semiconductor layer having carrier mobility and interposed between a source electrode and a drain electrode, further has a gate electrode, which is embedded in the organic semiconductor layer and composed of at least two intermediate electrode pieces respectively disposed on at least two planes spaced and arranged between the source electrode and the drain electrode in the direction of the film thickness. The gate electrode is embedded therein through fusion of the organic semiconductor layer.
(FR)La présente invention concerne un semi-conducteur organique comportant une couche semi-conductrice organique dopée P en sandwich entre une électrode source et une électrode drain, avec, d'une part une couche semi-conductrice organique dopée N au milieu de la couche semi-conductrice organique dopée P, et d'autre part une électrode de grille en inclusion dans la couche semi-conductrice organique dopée N. L'invention concerne également un semi-conducteur organique comportant une couche semi-conductrice organique dopée N en sandwich entre une électrode source et une électrode drain, avec d'une part une couche semi-conductrice organique dopée P au milieu de la couche semi-conductrice organique dopée N, et d'autre part une électrode de grille en inclusion dans la couche semi-conductrice organique dopée P, ce qui élimine l'écoulement du courant de fuite entre les électrodes. L'invention concerne enfin un semi-conducteur organique comportant une couche semi-conductrice organique, dotée de mobilité de porteur de charge, prise en sandwich entre une électrode source et une électrode drain. Ce semi-conducteur comporte en outre, en inclusion dans la couche semi-conductrice organique, une électrode de grille constituée d'au moins deux morceaux d'électrode intermédiaire disposés chacun sur au moins deux plans écartés l'un de l'autre et agencés entre l'électrode source et l'électrode source selon l'axe de l'épaisseur du film. L'inclusion de l'électrode de grille s'obtient par fusion de la couche semi-conductrice organique.
(JA)ソース電極及びドレイン電極間に挟持されたp型有機半導体層を備えた有機半導体素子において、p型有機半導体層の中間に介在されたn型有機半導体層と、n型有機半導体層に包埋されたゲート電極と、を備える。ソース電極及びドレイン電極間に挟持されたn型有機半導体層を備えた有機半導体素子において、n型有機半導体層の中間に介在されたp型有機半導体層と、p型有機半導体層に包埋されたゲート電極と、を備え電極間の漏れ電流の発生を抑制する。また、有機半導体素子はソース電極及びドレイン電極間に挟持されかつキャリア移動性を有する有機半導体層を備え、さらに、有機半導体層に包埋されかつソース電極及びドレイン電極間に離間して並設された少なくとも2つの平面の各々に配置されかつ膜厚方向において配置された少なくとも2つの中間電極片からなるゲート電極を有する。有機半導体層の融解によりゲート電極が包埋される。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)