WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004008328) MEMORY ACCESS FROM DIFFERENT CLOCK DOMAINS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/008328    International Application No.:    PCT/EP2003/006642
Publication Date: 22.01.2004 International Filing Date: 24.06.2003
Chapter 2 Demand Filed:    08.01.2004    
IPC:
G06F 13/16 (2006.01)
Applicants: TELEFONAKTIEBOLAGET LM ERICSSON (publ) [SE/SE]; S-164 83 Stockholm (SE) (For All Designated States Except US).
EKVALL, Andreas [SE/SE]; (SE) (For US Only)
Inventors: EKVALL, Andreas; (SE)
Agent: ZACCO DENMARK A/S; Hans Bekkevolds Allé 7, DK-2900 Hellerup (DK)
Priority Data:
02388045.3 12.07.2002 EP
60/396,777 18.07.2002 US
Title (EN) MEMORY ACCESS FROM DIFFERENT CLOCK DOMAINS
(FR) ACCES A UNE MEMOIRE DEPUIS DIFFERENTS DOMAINES D'HORLOGE
Abstract: front page image
(EN)Access to a common memory module from processing units clocked by at least two different clock signals is controlled. The different processing units share common address lines and data lines. Access to the common lines is controlled by control signals generated by a memory control circuit (25) so that only one unit is allowed to drive the common lines at a given time. The control signals are generated in dependence of the first clock signal when a unit clocked by that clock signal drives said common lines, and in dependence of the second clock signal when a unit clocked by that clock signal drives the lines. The second clock signal is sampled by the first clock signal, and the control signals are synchronized with a sampled version of the second clock signal when a processing unit clocked by the second clock signal drives the common lines.
(FR)Système permettant de contrôler l'accès à un module commun de mémoire depuis des unités de traitement rythmées par au moins deux signaux d'horloge différents. Ces différentes unités de traitement partagent des lignes d'adresse et des lignes de données communes. L'accès aux lignes communes est contrôlé par des signaux de contrôle générés par un circuit de contrôle de mémoire (25), de sorte que seule une unité est autorisée à commander les lignes communes à un moment donné. Les signaux de contrôle sont générés en fonction du premier signal d'horloge quand une unité rythmée par ce signal d'horloge commande lesdites lignes communes et en fonction du deuxième signal d'horloge quand une unité rythmée par ce signal d'horloge commande la ligne. Le deuxième signal d'horloge est échantillonné par le premier signal d'horloge et les signaux de contrôle sont synchronisés avec une version échantillonnée du deuxième signal d'horloge quand une unité de traitement rythmée par le deuxième signal d'horloge commande les lignes communes.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)