WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004006478) SYSTEM AND METHOD FOR PROVIDING NETWORK TIMING RECOVERY
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/006478    International Application No.:    PCT/US2003/021355
Publication Date: 15.01.2004 International Filing Date: 08.07.2003
IPC:
H03L 7/099 (2006.01), H04J 3/06 (2006.01)
Applicants: GLOBESPANVIRATA INCORPORATED [US/US]; 100 Schultz Drive, Red Bank, NJ 07701 (US)
Inventors: JULYAN, Jayson, Bernard, Etheridge; (GB)
Agent: DUNCAN, Kevin, T.; Hunton & Williams, LLP, 1900 K Street, N.W., Suite 1200, Washington, DC 20006-1109 (US)
Priority Data:
60/393,755 08.07.2002 US
Title (EN) SYSTEM AND METHOD FOR PROVIDING NETWORK TIMING RECOVERY
(FR) SYSTEME ET PROCEDE DE RECUPERATION TEMPORELLE DE RESEAU
Abstract: front page image
(EN)A method and system for network timing recovery that recovers the timing reference by multiplying an 8kHz reference clock up to one of a number of higher frequencies whilst maintaining phase alignment. Further, the present invention allows the 8kHz reference signal to be generated from a software controlled frequency generator where no external reference is available. It also provides a configuration whereby the choice of external or internal 8kHz reference is controlled by software, and further than said 8kHz reference is always used as the input to the phase locked loop (PLL) clock multiplier. An algorithm to control the internal 8kHz generator will not require to take into account 'phase jumps' where the frequency suddenly changes by a large amount by passing the generated 8kHz clock through the phase locked loop (PLL), where any large phase increase or decrease on the input clock will be filtered out and not passed though directly to the multiplied clock output.
(FR)L'invention concerne un procédé et un système de récupération temporelle de réseau permettant de récupérer la référence temporelle par multiplication d'une horloge de référence 8kHz jusqu'à l'une d'un certain nombre de fréquences supérieures et conservation de l'alignement de phase. En outre, le signal de référence 8kHz peut être généré à partir d'un générateur de fréquence commandé par un logiciel où il n'existe aucune référence externe. L'invention concerne en outre une configuration aux termes de laquelle le choix de la référence 8kHz interne ou externe est commandé par le logiciel, et on utilise toujours au delà de ladite référence 8kHz comme l'entrée au multiplicateur d'horloge à boucle à phase asservie (PLL). Un algorithme pour commander le générateur interne 8kHz n'exigera pas de prendre en compte les 'variations brusques de phase' lorsque la fréquence change brusquement de manière considérable en faisant passer l'horloge 8kHz générée à travers la boucle à phase asservie, où toute augmentation ou diminution au niveau de l'horloge d'entrée sera filtrée et ne passera pas directement à la sortie d'horloge multipliée.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)