WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004004433) PROCESS FOR CREATING VIAS FOR CIRCUIT ASSEMBLIES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/004433    International Application No.:    PCT/US2003/020362
Publication Date: 08.01.2004 International Filing Date: 27.06.2003
Chapter 2 Demand Filed:    27.01.2004    
IPC:
H05K 1/05 (2006.01), H05K 3/00 (2006.01), H05K 3/44 (2006.01), H05K 3/46 (2006.01)
Applicants: PPG INDUSTRIES OHIO, INC. [US/US]; 3800 West 143rd Street, Cleveland, OH 44111 (US)
Inventors: WANG, Alan E.; (US).
OLSON, Kevin C.; (US)
Agent: ALTMAN, Deborah M.; One PPG Place, Pittsburgh, PA 15272 (US)
Priority Data:
10/184,387 27.06.2002 US
Title (EN) PROCESS FOR CREATING VIAS FOR CIRCUIT ASSEMBLIES
(FR) PROCESSUS POUR CREER DES ORIFICES DANS DES ENSEMBLES CIRCUITS
Abstract: front page image
(EN)Provided is a process for creating vias for a circuit assembly including the steps of (a) applying a curable coating composition to a substrate, some or all of which is electrically conductive, to form an uncured coating thereon; (b) applying a resist over the uncured coating; (c) imaging the resist in predetermined locations; (d) developing the resist to expose predetermined areas of the uncured coating; (e) removing the exposed areas of the uncured coating; and (f) heating the coated substrate of step (e) to a temperature and for a time sufficient to cure the coating. Also disclosed is a process of fabricating a circuit assembly.
(FR)L'invention concerne un procédé de création d'orifices pour un ensemble circuit comprenant les étapes suivantes : a) appliquer une composition de revêtement fonctionnelle à un substrat, certaines parties ou l'ensemble étant conducteur électriquement, pour former un revêtement non durci sur celui-ci ; b) appliquer une réserve sur le revêtement non durci ; c) représenter par une image la réserve à des emplacements prédéterminés ; d) développer la réserve pour exposer des zones prédéterminées du revêtement non durci ; e) éliminer les zones exposées du revêtement non durci ; f) chauffer le substrat recouvert de l'étape e) à une température et pour une période suffisantes pour durcir ledit revêtement. L'invention concerne également un procédé de fabrication dudit ensemble circuit.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)