WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004004191) DIGITAL SIGNAL PROCESSOR WITH CASCADED SIMD ORGANIZATION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/004191    International Application No.:    PCT/US2003/020102
Publication Date: 08.01.2004 International Filing Date: 24.06.2003
Chapter 2 Demand Filed:    23.01.2004    
IPC:
G06F 15/78 (2006.01)
Applicants: INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road, Armonk, NY 10504 (US)
Inventors: GLOSSNER, Clair, John, III; (US).
HOKENEK, Erdem; (US).
MELTZER, David; (US).
MOUDGILL, Mayan; (US)
Agent: CHAU, Frank; F. Chau & Associates, LLP, 1900 Hempstead Turnpike, Suite 501, East Meadow, NY 11554 (US)
Priority Data:
60/391,778 26.06.2002 US
10/456,793 07.06.2003 US
Title (EN) DIGITAL SIGNAL PROCESSOR WITH CASCADED SIMD ORGANIZATION
(FR) PROCESSEUR DE SIGNAL NUMERIQUE AVEC ORGANISATION SIMD EN CASCADE
Abstract: front page image
(EN)A digital signal processor (DSP) includes dual SIMD units that are connected in cascade, and wherein results of a first SIMD stage of the cascade may be stored in a register file of a second SIMD stage in the cascade. Each SIMD stage contains its own resources for storing operands and intermediate results (e.g., its own register file), as well as for decoding the operations that may be executed in that stage. Within each stage, hardware resources are organized to operate in SIMD manner, so that independent SIMD operations can be executed simultaneously, one in each stage of the cascade. Intermediate operands and results flowing through the cascade are stored at the register files of the stages, and may be accessed from those register files. Data may also be brought from memory directly into the register files of the stages in the cascade.
(FR)L'invention concerne un processeur de signal numérique (DSP) comprenant des unités SIMD (instruction unique sur données multiples) doubles connectées en cascade, et dans lequel les résultats d'un premier étage SIMD de la cascade peuvent être stockés dans une pile de registres d'un second étage SIMD de la cascade. Chaque étage SIMD contient ses propres ressources de stockage d'opérandes et de résultats intermédiaires (par exemple, sa propre pile de registres) ainsi que pour décoder les opérations pouvant être exécutées dans cet étage. Dans chaque étage, les ressources matérielles sont organisées afin de fonctionner en SIMD de façon que des opérations SIMD indépendantes puissent être exécutées simultanément, une dans chaque étage de la cascade. Les opérandes et résultats intermédiaires descendant la cascade sont stockés dans les piles de registres des étages, leur accès s'effectuant à partir de ces piles. Les données peuvent aussi être extraites de la mémoire et apportées directement dans les piles de registres de la cascade.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)