WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004004122) STATIC FLIP-FLOP CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/004122    International Application No.:    PCT/JP2003/007963
Publication Date: 08.01.2004 International Filing Date: 24.06.2003
Chapter 2 Demand Filed:    24.06.2003    
IPC:
H03K 3/012 (2006.01), H03K 3/289 (2006.01)
Applicants: NEC CORPORATION [JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo 108-8001 (JP) (For All Designated States Except US).
SUZUKI, Yasuyuki [JP/JP]; (JP) (For US Only).
WADA, Shigeki [JP/JP]; (JP) (For US Only).
AMAMIYA, Yasushi [JP/JP]; (JP) (For US Only)
Inventors: SUZUKI, Yasuyuki; (JP).
WADA, Shigeki; (JP).
AMAMIYA, Yasushi; (JP)
Agent: MIYAZAKI, Teruo; 8th Floor, 16th Kowa Bldg., 9-20, Akasaka 1-chome, Minato-ku, Tokyo 107-0052 (JP)
Priority Data:
2002-192068 01.07.2002 JP
Title (EN) STATIC FLIP-FLOP CIRCUIT
(FR) CIRCUIT A BASCULE STATIQUE
(JA) スタティック型フリップフロップ回路
Abstract: front page image
(EN)In a master circuit (1) and a slave circuit (2), the size of the transistor constituting a data holding differential pair is set smaller than the size of the transistor constituting a data read out differential pair. Furthermore, a flip-flop circuit is operated in such a high operation speed range that the current of the data holding differential pair becomes smaller than the current of the data read out differential pair and the current of the data holding differential pair becomes not greater than the allowable current of the transistor constituting the data holding differential pair.
(FR)Dans un circuit maître (1) et un circuit esclave (2), la taille du transistor formant une paire différentielle de conservation de données est réglée inférieure à la taille du transistor formant une paire différentielle d'extraction de données. De plus, un circuit à bascule est mis en fonction dans une telle plage de vitesse de fonctionnement élevée que le courant de la paire différentielle de conservation de données devient inférieur au courant de la paire différentielle d'extraction de données et que le courant de la paire différentielle de conservation de données ne dépasse pas le courant admissible du transistor formant la paire différentielle de conservation de données.
(JA)マスター回路1およびスレーブ回路2は、データ保持用差動対を構成するトランジスタのサイズがデータ読み出し用差動対を構成するトランジスタよりも小さく設定されている。さらに、データ保持用差動対の電流がデータ読み出し用差動対の電流よりも小さくなり、かつデータ保持用差動対の電流が当該データ保持用差動対を構成するトランジスタの許容電流以下となるような高速動作速度領域で、フリップフロップ回路を動作させる。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)