WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004004115) CIRCUITRY AND METHOD TO PROVIDE A HIGH SPEED COMPARATOR FOR AN INPUT STAGE OF A LOW-VOLTAGE DIFFERENTIAL SIGNAL RECEIVER CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/004115    International Application No.:    PCT/US2003/020253
Publication Date: 08.01.2004 International Filing Date: 27.06.2003
IPC:
H03F 3/45 (2006.01)
Applicants: VIRTUAL SILICON TECHNOLOGY, INC. [US/US]; 1322 Orleans Drive, Sunnyvale, CA 94089-1116 (US)
Inventors: SAINT-LUC, Olivier, A.; (US).
CHU, Jackie; (US)
Agent: WILBAR, William, P.; Sierra Patent Group, Ltd., P.O. Box 6149, Stateline, NV 89449 (US)
Priority Data:
60/393,088 27.06.2002 US
10/609,088 26.06.2003 US
Title (EN) CIRCUITRY AND METHOD TO PROVIDE A HIGH SPEED COMPARATOR FOR AN INPUT STAGE OF A LOW-VOLTAGE DIFFERENTIAL SIGNAL RECEIVER CIRCUIT
(FR) CIRCUIT ET PROCEDE ENGENDRANT UN COMPARATEUR A VITESSE ELEVEE POUR UN ETAGE D'ENTREE D'UN CIRCUIT DE RECEPTEUR DE SIGNAUX DIFFERENTIELS A BASSE TENSION
Abstract: front page image
(EN)An input stage circuit (100, Figure 1) for an LVDS circuit. The input stage (100) has a folded cascode (110, 120, 125) that receives input signals (105, 104). The folded cascode (100) has a first input circuit (111) and a second input circuit (112). The first input circuit (111) receives a first input signal (105) from a connected circuit and the second input circuit (112) receives a second signal (104) from the connected circuit. A first current mirror (120) receives signals (113) from the first input circuit (111) of said folded cascode. A second current mirror (114) receives signals (126) from the second input circuit (112). The first current mirror (120) and the second current mirror (125) are connected to a common output to merge signals from the first and second input circuits (111, 112). A diode (130) adjusts a voltage level of the signals (127, 126) to an output voltage.
(FR)L'invention concerne un circuit à étage d'entrée pour circuit de signalisation différentielle à basse tension (LVDS). Cet étage d'entrée a un amplificateur cascode replié qui reçoit des signaux d'entrée. Cet amplificateur cascode possède des premier et second circuits d'entrée. Ledit premier circuit d'entrée permet de recevoir un premier signal d'entrée provenant d'un circuit connecté et le second circuit d'entrée permet de recevoir un second signal provenant du circuit connecté. Un premier miroir actuel sert à recevoir des signaux émanant du premier circuit d'entrée dudit amplificateur cascode replié. Un second miroir actuel sert à recevoir des signaux émanant du second circuit d'entrée. Les premier et second miroirs actuels sont connectés à une sortie commune, afin de faire fusionner des signaux provenant des premier et second circuits d'entrée. Une diode sert à ajuster un niveau de tension des signaux par rapport à une tension de sortie.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)