WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004003967) SCAN TEST METHOD PROVIDING REAL TIME IDENTIFICATION OF FAILING TEST PATTERNS AND TEST CONTROLLER FOR USE THEREWITH
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/003967    International Application No.:    PCT/US2003/015434
Publication Date: 08.01.2004 International Filing Date: 16.05.2003
IPC:
G01R 31/28 (2006.01)
Applicants: LOGICVISION (CANADA), INC. [CA/CA]; 1565 Carling Avenue, Suite 508, Ottawa, Ontario K1Z 8R1 (CA) (For All Designated States Except US).
CÔTÉ, Jean-François [CA/CA]; (CA) (For US Only).
NADEAU-DOSTIE, Benoit [CA/CA]; (CA) (For US Only)
Inventors: CÔTÉ, Jean-François; (CA).
NADEAU-DOSTIE, Benoit; (CA)
Agent: PROULX, Eugene, E.; LogicVision (Canada), Inc., 1525 Carling Avenue, Suite 404, Ottawa, Ontario K1Z 8R9 (CA)
Priority Data:
10/180,116 27.06.2002 US
Title (EN) SCAN TEST METHOD PROVIDING REAL TIME IDENTIFICATION OF FAILING TEST PATTERNS AND TEST CONTROLLER FOR USE THEREWITH
(FR) PROCEDE DE TEST PAR BALAYAGE D'IDENTIFICATION EN TEMPS REEL DE STRUCTURES DE TEST DEFAILLANTE ET UNITE DE COMMANDE DE TEST CORRESPONDANTE
Abstract: front page image
(EN)A method of scan testing an integrated circuit to provide real time identification of a block of test patterns having at least one failing test pattern comprises performing (120) a number of test operations and storing (122) a test response signature corresponding to each block of test patterns into a signature register; replacing (124) the test response signature in the signature register with a test block expected signature; identifying (126) the block as a failing test block (128) when the test response signature is different from the test block expected signature; and repeating preceding steps until the test is complete.
(FR)L'invention concerne un procédé de test par balayage d'un circuit intégré permettant d'obtenir une identification en temps réel d'un bloc de structures de test comportant au moins une structure de test défaillante, consistant à réaliser un nombre d'opérations de test et à stocker, dans un registre de signatures, une signature de réponse de test correspondant à chaque bloc de structure de test, à replacer la signature de réponse de test dans le registre de signature avec une signature attendue de bloc de test, à identifier le bloc en tant que bloc de test défaillant lorsque la signature de réponse de test est différente de la signature attendue, et à répéter les étapes précédentes jusqu'à achèvement du test.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)