WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004003925) SENSE AMPLIFIER FOR A MEMORY HAVING AT LEAST TWO DISTINCT RESISTANCE STATES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/003925    International Application No.:    PCT/US2003/014261
Publication Date: 08.01.2004 International Filing Date: 01.05.2003
IPC:
G11C 7/06 (2006.01), G11C 7/14 (2006.01), G11C 11/14 (2006.01)
Applicants: FREESCALE SEMICONDUCTOR, INC. [US/US]; 6501 William Cannon Drive West, Austin, TX 78735 (US)
Inventors: NAHAS, Joseph, J.; (US).
ANDRE, Thomas, W.; (US).
GARNI, Bradley, J.; (US).
SUBRAMANIAN, Chitra, K.; (US)
Agent: KING, Robert, L.; Freescale Semiconductor, Inc., 7700 West Parmer Lane, MD: TX32/PL02, Austin, TX 78729-8084 (US)
Priority Data:
10/184,784 28.06.2002 US
Title (EN) SENSE AMPLIFIER FOR A MEMORY HAVING AT LEAST TWO DISTINCT RESISTANCE STATES
(FR) AMPLIFICATEUR DE DETECTION DESTINE A UNE MEMOIRE PRESENTANT AU MOINS DEUX ETATS DE RESISTANCE DISTINCTS
Abstract: front page image
(EN)In a memory (10), a sensing system (14) detects bit states using one data (54) and two reference (64, 75) inputs, to sense a difference in conductance of a selected memory bit cell (77) and a midpoint reference conductance. Reference conductance is generated as the average conductance of a memory cell (78) in the high conductance state and a memory cell (79) in the low conductance state. The data input (54) is coupled to the selected memory bit cell (77). The two reference inputs are respectively coupled to memory cells in high and low conductance memory states. The sense amplifiers use either current biasing or voltage biasing to apply a sensing voltage within a predetermined voltage range across the bit cells. Capacitance coupled to complementary outputs of the sense amplifiers is balanced by the circuit designs. In one form, the two reference inputs are internally connected. One of several gain stages (90, 150, 110, 130) amplifies the sense amplifier output without injecting parasitic errors.
(FR)L'invention concerne une mémoire (10) dans laquelle un système de détection (14) détecte des états de bits, en utilisant une entrée de données (54) et deux entrées de référence (64, 75), pour détecter une différence entre une conductance d'une cellule de bit mémoire (77) et une conductance de référence de point milieu. Une conductance de référence est générée en tant que conductance moyenne d'une cellule mémoire (78) dans l'état de haute conductance, et d'une cellule mémoire (79) dans l'état de faible conductance. L'entrée de données (54) est couplée à la cellule de bit mémoire (77) choisie. Les deux entrées de référence (64, 75) sont couplées respectivement aux cellules mémoire dans l'état de haute conductance et l'état de faible conductance de la mémoire à. Les amplificateurs de détection utilisent soit une polarisation de courant, soit une polarisation de tension pour appliquer une tension de détection dans une plage de tension préétablie aux bornes des cellules de bit. La capacité couplée à des sorties complémentaires des amplificateurs de détection est équilibrée par les modèles de circuit. Dans un mode, les deux entrées de référence sont raccordées en interne. Un parmi plusieurs étages de gain (90, 150, 110, 130) amplifie la sortie de l'amplificateur de détection sans y injecter des erreurs parasites.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)