WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2004003923) MEMORY HAVING A PRECHARGE CIRCUIT AND METHOD THEREFOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2004/003923    International Application No.:    PCT/US2003/013750
Publication Date: 08.01.2004 International Filing Date: 01.05.2003
IPC:
G11C 11/16 (2006.01)
Applicants: FREESCALE SEMICONDUCTOR, INC. [US/US]; 6501 William Cannon Drive West, Austin, TX 78735 (US)
Inventors: ANDRE, Thomas, W.; (US).
NAHAS, Joseph, J.; (US).
SUBRAMANIAN, Chitra, K.; (US)
Agent: KING, Robert, L.; Freescale Semiconductor, Inc., 7700 West Parmer Lane, MD: TX32/PL02, Austin, TX 78729-8084 (US)
Priority Data:
10/185,488 28.06.2002 US
Title (EN) MEMORY HAVING A PRECHARGE CIRCUIT AND METHOD THEREFOR
(FR) MEMOIRE COMPRENANT UN CIRCUIT DE PRECHARGE ET PROCEDE CORRESPONDANT
Abstract: front page image
(EN)A magnetoresistive random access memory (MRAM) (350) has separate read and write paths. Switchable current mirrors (421, 423), each having multiple series-connected stages, receive a common reference current (Iref). A timing circuit (356) provides control signals to word and bit decoders (358, 362) and to the switchable current mirrors to selectively complete current paths through a predetermined write word line (375) and a predetermined write bit line (366). Bit lines are connected together at a common end, and word lines are connected together at a common end. By precharging a common rail (397, 399) having multiple write bit lines connected together, the write noise immunity is improved and current spikes are minimized. Groups of bit lines may be connected via a metal option (398) to adjust a transition time of a programming current.
(FR)L'invention concerne une mémoire vive magnetorésistante (MRAM) (350) comprenant des voies de lecture-écriture séparées. Des miroirs de courant commutables (421, 423) comprenant chacun plusieurs étages montés en série, reçoivent un courant de référence commune (Iref). Un circuit de temporisation (356) transmet des signaux de commande à des décodeurs de mots et de bits (358, 362) et aux miroirs de courant commutables afin de terminer sélectivement les voies de courant au moyen d'une ligne de mots d'écriture prédéterminée (375) et d'une ligne de bits d'écriture prédéterminée (366). Les lignes de bits sont connectées entre elles au niveau d'une extrémité commune. Pour renforcer l'immunité au bruit d'écriture et minimiser les pointes de tension, on précharge un rail commun (397, 399) comprenant plusieurs lignes de bits d'écriture connectées entre elles. Des groupes de lignes de bit peuvent être connectées par une option métallique (398) afin de régler le temps de transition d'un courant de programmation.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)