WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2003077256) PROGRAMMABLE CONDUCTOR RANDOM ACCESS MEMORY AND METHOD FOR SENSING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2003/077256    International Application No.:    PCT/US2003/006414
Publication Date: 18.09.2003 International Filing Date: 05.03.2003
Chapter 2 Demand Filed:    30.09.2003    
IPC:
G11C 11/34 (2006.01)
Applicants: MICRON TECHNOLOGY, INC. [US/US]; 8000 S. Federal Way, Boise, ID 83707-0006 (US)
Inventors: HUSH, Glen; (US).
MOORE, John, T.; (US)
Agent: D'AMICO, Thomas, J.; Dickstein Shapiro Morin & Oshinsky LLP, 2101 L Street NW, Washington, DC 20037-1526 (US)
Priority Data:
10/087,744 05.03.2002 US
Title (EN) PROGRAMMABLE CONDUCTOR RANDOM ACCESS MEMORY AND METHOD FOR SENSING SAME
(FR) MEMOIRE VIVE A CONDUCTEUR PROGRAMMABLE ET PROCEDE DE MESURE DE CELLE-CI
Abstract: front page image
(EN)A sense circuit and method for reading a resistance level of a programmable conductor memory element are provided. All rows and columns in a given memory array are initially held to the same potential. A desired row line is enabled by bringing it to approximately ground. The difference in voltage potential across a diode circuit of a selected cell activates the diodes and initiates current flow through the desired memory element of the desired cell. A column line associated with the cell is discharged from a precharge value through the diode circuit and memory element. The discharging voltage at the column line is compared with a reference voltage. If the voltage at the column line is greater than the reference voltage, then a high resistance level is detected, and, if the column line voltage is less than the reference voltage, a low resistance level is detected.
(FR)L'invention concerne un circuit et un procédé de mesure pour la lecture d'un niveau de résistance d'un élément de mémoire à conducteur. Toutes les rangées et colonnes dans une matrice mémoire sont maintenues initialement au même potentiel. Une ligne de bits en rangées voulue est activée par sa mise approximative à la terre. La différence de tension aux bornes d'un circuit de diodes d'une cellule sélectionnée active les diodes et commande la circulation de courant dans l'élément de mémoire voulu de la cellule voulue. Une ligne de bits en colonnes associée à la cellule est déchargée à partir d'une valeur de précharge à travers le circuit de diodes et l'élément de mémoire. La tension de mémoire au niveau de la ligne colonne est comparée à une tension de référence. Si la tension au niveau de la ligne de bits en colonnes est supérieure à la tension de référence, un niveau de tension élevé est alors détecté, et, si la tension de la ligne de bits en colonnes est inférieure à la tension de référence, un niveau de résistance faible est détecté.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)