WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2003077150) MATRIX CALCULATION DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2003/077150    International Application No.:    PCT/JP2003/001752
Publication Date: 18.09.2003 International Filing Date: 19.02.2003
IPC:
G06F 17/10 (2006.01), G06F 17/12 (2006.01), G06F 17/16 (2006.01)
Applicants: MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma Kadoma-shi, Osaka 571-8501 (JP) (For All Designated States Except US).
IKEDA, Tetsuya [JP/JP]; (JP) (For US Only)
Inventors: IKEDA, Tetsuya; (JP)
Agent: WASHIDA, Kimihito; 5th Floor, Shintoshicenter Bldg. 24-1, Tsurumaki 1-chome Tama-shi, Tokyo 206-0034 (JP)
Priority Data:
2002-41259 19.02.2002 JP
Title (EN) MATRIX CALCULATION DEVICE
(FR) DISPOSITIF DE CALCUL DE MATRICE
Abstract: front page image
(EN)A diagonal element of a trigonometric matrix is stored in memories (12, 17). Calculation is performed by using outputs of shift stages REG1 to REG(N-1) of a shift register (11) and the diagonal element output from the memory (12). The calculation result is input to the shift register (11). A calculation using a new register output from the shift stages REG1 to REG(N-1) of the shift register (11) and a diagonal element from the memory (12) is cyclically repeated to solve a simultaneous linear equation.
(FR)Selon l'invention, un élément diagonal d'une matrice trigonométrique est stocké dans des mémoires (12, 17). Un calcul est effectué au moyen de sorties des étages de décalage REG1 à REG(N-1) d'un registre à décalage (11) et de l'élément diagonal sorti de la mémoire (12). Le résultat du calcul est entré dans le registre à décalage (11). Un calcul faisant intervenir une nouvelle sortie registre des étages de décalage REG1 à REG(N-1) dudit registre à décalage (11) et un élément diagonal de la mémoire (12) est répété cycliquement pour résoudre une équation linéaire simultanée.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)