WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2003075454) OPERATIONAL AMPLIFIER WITH INCREASED COMMON MODE INPUT RANGE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2003/075454    International Application No.:    PCT/US2003/005955
Publication Date: 12.09.2003 International Filing Date: 27.02.2003
IPC:
H03F 3/45 (2006.01)
Applicants: BROADCOM CORPORATION [US/US]; 16215 Alton Parkway, Irvine, CA 92618-3616 (US)
Inventors: BLECKER, Eric, B.; (US).
RANGANATHAN, Sumant; (US)
Agent: SOKOHL, Robert, E.; Sterne, Kessler, Goldstein & Fox P.L.L.C., Suite 600, 1100 New York Avenue, N.W., Washington, DC 20005-3934 (US)
Priority Data:
60/360,179 01.03.2002 US
10/373,576 26.02.2003 US
Title (EN) OPERATIONAL AMPLIFIER WITH INCREASED COMMON MODE INPUT RANGE
(FR) AMPLIFICATEUR OPERATIONNEL A FOURCHETTE D'ENTREE EN MODE COMMUN ACCRUE
Abstract: front page image
(EN)An operational amplifier includes a first stage with a first differential transistor pair (M0, M1) inputting a differential input signal at their gates, a first tail current source transistor (M14) connected to sources of the first differential transistor pair (M0, M1), and a load transistor pair(M2, M3) connected in series with the drain of first differential transistor pair. An input stage includes a second differential transistor pair(M4, M5) connected to respective drains of the first differential transistor pair at their gates, and a second tail current transistor (M13) connected to sources of the differential transistor pair (M4, M5). An output stage (M10-M12) outputs a signal corresponding to the differential input signal.
(FR)L'invention concerne un amplificateur opérationnel comprenant un premier étage doté d'une première paire de transistors différentiels entrant un signal d'entrée différentiel au niveau de leurs grilles, un premier transistor de queue à source de courant connecté à des sources de la première paire de transistors différentiels et une paire de transistor de charge montée en série avec le drain de la première paire de transistors différentiels. Un étage d'entrée comprend une seconde paire de transistors différentiels connectée aux drains respectifs de la première paire de transistors différentiels au niveau de leurs grilles, et un second transistor de queue de courant connecté aux sources de la paire de transistors différentiels. Un étage de sortie émet un signal correspondant au signal d'entrée différentiel.
Designated States: European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, SE, SI, SK, TR).
Publication Language: English (EN)
Filing Language: English (EN)