WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2003073510) INTEGRATED SEMICONDUCTOR CIRCUIT COMPRISING A PARALLEL CONNECTION OF COUPLED CAPACITORS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2003/073510    International Application No.:    PCT/DE2003/000547
Publication Date: 04.09.2003 International Filing Date: 21.02.2003
Chapter 2 Demand Filed:    22.09.2003    
IPC:
H01L 27/08 (2006.01), H01L 29/94 (2006.01)
Applicants: INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Strasse 53, 81669 München (DE) (For All Designated States Except US).
BRENNER, Pietro [DE/DE]; (DE) (For US Only)
Inventors: BRENNER, Pietro; (DE)
Agent: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; P.O. Box 200734, 80007 München (DE)
Priority Data:
102 07 739.8 22.02.2002 DE
Title (DE) INTEGRIERTE HALBLEITERSCHALTUNG MIT EINER PARALLELSCHALTUNG GEKOPPELTER KAPAZITÄTEN
(EN) INTEGRATED SEMICONDUCTOR CIRCUIT COMPRISING A PARALLEL CONNECTION OF COUPLED CAPACITORS
(FR) CIRCUIT A SEMI-CONDUCTEURS INTEGRE COMPORTANT UN CIRCUIT PARALLELE DE CONDENSATEURS COUPLES
Abstract: front page image
(DE)Die Erfindung betrifft eine integrierte Halbleiterschaltung (1), die Kondensatoren (10, 20) aufweist, die jeweils eine erste Elektrode (11, 21), eine zweite Elektrode (12, 22) mit einer dotierten dotierten Schicht (13, 23) und ein Dielek trikum (14, 24) aufweisen. Der Poly-Depletion-Effekt der eingesetzten dotierten Schichten führt zu einer Verzerrung der Kapazitätskennlinie, weshalb herkömmlich jeder Kondensator (10, 20) eine Zusatzschaltung zur Korrektur der Kennliniencharakteristik benötigt. Es sind Parallelschaltung zweier Kondensatoren (10, 20) bekannt, die eine weitgehend li­neare Kapazität-Spannungs-Kennlinie besitzen und die deshalb ohne linearisierende Zusatzschaltungen eingesetzt werden. Erfindungsgemäss sind die Grundflächen (Al, A2) dotierten Schichten (13, 23) beider Kondensatoren (10, 20) unterschiedlich gross ausgebildet, wodurch ohne Hinzuschaltung et­waiger weiterer Kondensatoren eine noch stärkere Linearisie­rung der Kapazität-Spannungs-Kennlinie erzielt wird.
(EN)The invention relates to an integrated semiconductor circuit (1) provided with capacitors (10, 20), each of which having a first electrode (11, 21), a second electrode (12, 22) with a doped layer (13, 23), and a dielectric (14, 24). The poly-depletion effect of the doped layers used leads to a distortion of the capacitance characteristic curve whereby traditionally requiring each capacitor (10, 20) to have a supplementary circuit for correcting the characteristic curve. The prior art already provides a parallel connection of two capacitors (10, 20), which have a largely linear capacitance-voltage characteristic curve and, therefore, are used without the provision of linearizing supplementary circuits. According to the invention, the areas (A1, A2) of doped layers (13, 23) of both capacitors (10, 20) have different dimensions, whereby an even greater linearization of the capacitance-voltage characteristic curve is attained without the connection of any additional capacitors.
(FR)L'invention concerne un circuit à semi-conducteurs intégré comportant des condensateurs (10, 20) présentant respectivement une première électrode (11, 21), une deuxième électrode (12, 22) ayant une couche dopée (13, 23), et un diélectrique (14, 24). L'effet de polydéplétion des couches dopées employées entraîne une distorsion de la caractéristique de capacité, chaque condensateur (10, 20) nécessitant ainsi un circuit supplémentaire destiné à la correction de la caractéristique de capacité. Certains circuits parallèles connus de deux condensateurs (10, 20) présentent une caractéristique de capacité/tension essentiellement linéaire, et peuvent ainsi être employés sans circuits supplémentaires de linéarisation. Selon l'invention, les surfaces de base (A1, A2) de couches dopées (13, 23) des deux condensateurs (10, 20) présentent une taille différente. Ainsi, la caractéristique de capacité/tension peut être linéarisée davantage sans montage de condensateurs supplémentaires.
Designated States: CN, JP, US.
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, SE, SI, SK, TR).
Publication Language: German (DE)
Filing Language: German (DE)