WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2003073285) MEMORY SUBSYSTEM INCLUDING AN ERROR DETECTION MECHANISM FOR ADDRESS AND CONTROL SIGNALS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2003/073285    International Application No.:    PCT/US2003/003388
Publication Date: 04.09.2003 International Filing Date: 05.02.2003
Chapter 2 Demand Filed:    17.09.2003    
IPC:
G06F 11/08 (2006.01), G06F 11/10 (2006.01)
Applicants: SUN MICROSYSTEMS, INC. [US/US]; 4150 Network Circle, Santa Clara, CA 95054 (US)
Inventors: PHELPS, Andrew; (US)
Agent: KIVLIN, B., Noel; Meyertons, Hood, Kivlin, Kowert & Goetzel, P.C., P.O. Box 398, Austin, TX 78767 (US)
Priority Data:
10/084,105 27.02.2002 US
10/254,413 25.09.2002 US
Title (EN) MEMORY SUBSYSTEM INCLUDING AN ERROR DETECTION MECHANISM FOR ADDRESS AND CONTROL SIGNALS
(FR) SOUS-SYSTEME MEMOIRE COMPRENANT UN MECANISME DE DETECTION D'ERREUR DESTINE AUX SIGNAUX D'ADRESSE ET DE COMMANDE
Abstract: front page image
(EN)A memory subsystem includes a memory controller coupled to a memory module including a plurality of memory chips via a memory bus. The memory controller may generate a plurality of memory requests each including address information and corresponding error detection information. The corresponding error detection information is dependent upon said address information. The memory module may receive each of the plurality of memory requests. An error detection circuit within the memory module may detect an error the address information based upon the corresponding error detection information and may provide an error indication in response to detecting the error.
(FR)Un sous-système mémoire comprend un contrôleur de mémoire couplé à un module mémoire comportant une pluralité de puces de mémoire par un bus mémoire. Le contrôleur de mémoire peut générer une pluralité de demandes mémoire contenant chacune des données adresse et des données de détection d'erreurs correspondantes. Les données de détection d'erreurs correspondantes dépendent de ces données adresse. Le module mémoire peut recevoir chacune des demandes mémoire. Un circuit de détection d'erreur dans le module mémoire peut détecter une erreur des données adresse sur la base des données de détection d'erreurs correspondantes et peut donner une indication d'erreur en réaction à la détection de l'erreur.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)