WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2003073114) METHOD AND SYSTEM FOR GRAPHICAL EVALUATION OF IDDQ MEASUREMENTS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2003/073114    International Application No.:    PCT/US2003/005582
Publication Date: 04.09.2003 International Filing Date: 24.02.2003
IPC:
G01R 31/30 (2006.01)
Applicants: RUTGERS, THE STATE UNIVERSITY OF NEW JERSEY [US/US]; Office of Corporate Liaison & Technology Transfer ASB III, 3 Rutgers Plaza New Brunswick, NJ 08901 (US)
Inventors: RAO, Lan; (US).
BUSHNELL, Michael; (US)
Agent: DUNN MCKAY, Diane; Mathews, Collins, Shepherd & McKay, P.A. 100 Thanet Circle, Suite 306 Princeton, NJ 08540 (US)
Priority Data:
60/358,366 22.02.2002 US
60/378,044 16.05.2002 US
60/378,067 16.05.2002 US
Title (EN) METHOD AND SYSTEM FOR GRAPHICAL EVALUATION OF IDDQ MEASUREMENTS
(FR) PROCEDE ET SYSTEME D'EVALUATION GRAPHIQUE DES MESURES LORS DE TESTS IDDQ
Abstract: front page image
(EN)The present invention relates to a method and system for detecting defects within an integrated circuit (10). In order to detect the defects of the integrated circuit (10), first input current vectors are selected for making IDDQ measurements (block 12). Second, data is obtain on current and/or voltage behavior of the integrated circuit for a representative number of samples of integrated circuits during chip characterization (block 13) Third, data mining is performed to determined a classifier having one or more parameters (block 14) which are applicable to the integrated circuit under test (10). Next, after the one or more parameters of the classifier are established, the classifier is used to eliminate redundant test vectors (block 15). After that, the determined set of input test current vectors from the previous step is applied to the integrated circuit 810) and current measurement is determined during manufacturing test (block 16). Lastly, the parameters of the classifier determined by the data mining are applied to the determined current measurements in order to determined if the integrated circuit (10) is a reliable functional device, which is labeled 'good', or an unreliable functional device in which defects exists, which is labeled 'bad' (block 17).
(FR)L'invention porte sur un procédé et un système de détection de défauts dans un circuit intégré (10). La détection comporte les étapes suivantes: a) sélection des vecteurs de courant d'alimentation pour réaliser les mesures IDDQ (12); b) acquisition de données de l'état des courants et/ou des tensions du circuit intégré pour un nombre représentatif d'échantillons de circuits intégrés pendant la caractérisation de la puce (13); c) exploration de données pour créer un classificateur à un ou plusieurs paramètres (14) applicables au circuit intégré (10); d) après fixation du ou des paramètres du classificateur, utilisation de ce dernier pour éliminer les vecteurs de courant redondants (15); e) application au circuit intégré (10) des vecteurs de courant déterminés à l'étape précédente, et mesure pendant le test (16) de fabrication; et f) application des paramètres du classificateur aux mesures de courant déterminées pour déterminer si le circuit intégré (10) est fiable; il est alors classé comme 'bon', ou sinon, comme 'mauvais' (17).
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)