WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2003063563) CIRCUIT BOARD AND ELECTRONIC DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2003/063563    International Application No.:    PCT/JP2003/000259
Publication Date: 31.07.2003 International Filing Date: 15.01.2003
Chapter 2 Demand Filed:    12.02.2003    
IPC:
H05K 1/11 (2006.01), H05K 3/34 (2006.01), H05K 3/42 (2006.01)
Applicants: NEC CORPORATION [JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo 108-8001 (JP) (For All Designated States Except US).
ISHIZUKA, Naomi [JP/JP]; (JP) (For US Only).
KONO, Eiichi [JP/JP]; (JP) (For US Only)
Inventors: ISHIZUKA, Naomi; (JP).
KONO, Eiichi; (JP)
Agent: AMANO, Hiroshi; Shine-Mita Bldg.5F, 40-4, Shiba 3-chome, Minato-ku, Tokyo 105-0014 (JP)
Priority Data:
2002-9807 18.01.2002 JP
Title (EN) CIRCUIT BOARD AND ELECTRONIC DEVICE
(FR) CARTE DE CIRCUIT IMPRIME ET DISPOSITIF ELECTRONIQUE
Abstract: front page image
(EN)A circuit board free of wall separation and land separation even if a part is mounted by soldering using leadless solder. A circuit board (10) comprises N (N ≥ 3) layers electrically insulated from one another and has a through hole (14) into which an electrode (19) of an electronic part (18) is inserted. On the first and N-th layers, surface layer lands (15) are formed. On the inner wall of the through hole (14), a conductive layer (17) electrically connected to the surface layer lands (15)is formed. The electronic part (18) is so mounted as to be connected to the through hole (14) by filling the through hole (14) with leadless solder (20). At least one inner layer land (16) extending from the conductive layer (17) is formed in the same layer as the circuit of the M-th (M is an integer satisfying the relation 2 ≤ M ≤ (N-1)) layer. The inner layer land (16) is not electrically connected to the circuit in the same layer as the inner layer land (16).
(FR)L'invention concerne une carte de circuit imprimé sans séparation de paroi ni séparation de plage même si une partie est montée par soudage à l'aide de soudure sans conducteur. Une carte de circuit intégré (10) comprend <I>N </I>(<I>N </I>$m(G) 3) couches isolées électriquement les unes des autres et présente un trou traversant (14) dans lequel est insérée une électrode (19) d'une partie électronique (18). Sur les première et <I>N</I>ième couches sont formées des plages (15) de couches de surface. Sur la paroi intérieure du trou traversant (14) est formée une couche conductrice (17) connectée électriquement aux plages (15) de couche de surface. La partie électronique (18) est montée de manière à être connectée au trou traversant (14) par remplissage du trou traversant (14) d'une soudure sans conducteur (20). Au moins une plage de couche intérieure (16) s'étendant à partir de la couche conductrice (17) est formée dans la même couche que le circuit de la <I>M</I>ième couche (<I>M</I> représente un nombre entier satisfaisant la relation 2 $m(F) <i>M $m(F) </i>(<I>N</I>-1)). La plage (16) de la couche intérieure n'est pas connectée électriquement au circuit dans la même couche que la plage (16) de la couche intérieure.
Designated States: CN, KR, US.
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, SE, SI, SK, TR).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)