WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2003063244) INTEGRATED CIRCUIT ARRANGEMENT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2003/063244    International Application No.:    PCT/DE2003/000256
Publication Date: 31.07.2003 International Filing Date: 24.01.2003
IPC:
H01L 21/8252 (2006.01), H01L 23/485 (2006.01), H01L 23/522 (2006.01), H01L 23/532 (2006.01), H01L 27/06 (2006.01)
Applicants: MERGEOPTICS GMBH [DE/DE]; Am Borsigturm 17, 13507 Berlin (DE) (For All Designated States Except US).
HÜLSMANN, Axel [DE/DE]; (DE) (For US Only)
Inventors: HÜLSMANN, Axel; (DE)
Agent: BITTNER, Thomas, L.; Boehmert & Boehmert, Meinekestrasse 26, 10719 Berlin (DE)
Priority Data:
102 03 963.1 25.01.2002 DE
102 14 075.8 28.03.2002 DE
Title (DE) INTEGRIERTE SCHALTUNGSANORDNUNG
(EN) INTEGRATED CIRCUIT ARRANGEMENT
(FR) CIRCUIT INTEGRE
Abstract: front page image
(DE)Die Erfindung bezieht sich auf eine integrierte Schaltungsanordnung auf Basis von III/V−Halbleitern mit wenigstens einem aktiven Bauelement (2) und einer mehrlagigen Anordnung von Verdrahtungsebenen. Eine Metallisierungsschicht mit einem Metall−Kontakt (4) des wenigstens einen aktiven Bauelements (2) ist als eine untere der Verdrahtungsebenen ausgebildet. Auf diese Weise können Metallisierungsschichten, die üblicherweise lediglich zur Metallkontaktierung der Bauelemente genutzt werden, in die Verdrahtung der integrierten Schaltungsanordnung eingebunden werden.
(EN)The invention relates to an integrated circuit arrangement on the basis of III/V semiconductors, which comprises at least one active component (2) and a multilayer arrangement of wiring planes. A metallized layer comprising a metal contact (4) of the at least one active component (2) is configured as one of the lower wiring planes. In this manner, metallized layers that are conventionally only used for providing the metal contacts of the components, can be integrated into the wiring of the integrated circuit arrangement.
(FR)L'invention concerne un circuit intégré à base de semi-conducteurs III/V présentant au moins un composant actif (2) et un dispositif multicouche de plans de câblage. Une couche de métallisation à contact métallique (4) d'au moins un composant actif (2) est prévue en tant que couche sous-jacente aux plans de câblage. De cette façon, des couches de métallisation qui, habituellement, sont utilisées uniquement pour la mise en contact métallique des composants, sont encastrées dans le câblage du circuit intégré. (Figure 1).
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: German (DE)
Filing Language: German (DE)