WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2003063203) ON-CHIP ESD PROTECTION CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2003/063203    International Application No.:    PCT/US2003/001420
Publication Date: 31.07.2003 International Filing Date: 16.01.2003
IPC:
H01L 27/02 (2006.01)
Applicants: THE REGENTS OF THE UNIVERSITY OF CALIFORNIA [US/US]; 1111 Franklin Street, 12th floor, Oakland, CA 94607 (US) (For All Designated States Except US).
MA, Yintat [US/US]; (US) (For US Only).
LI, Guann-Pyng [US/US]; (US) (For US Only)
Inventors: MA, Yintat; (US).
LI, Guann-Pyng; (US)
Agent: DAWES, Daniel, L.; Myers, Dawes & Andras LLP, Suite 1150, 19900 MacArthur Boulevard, Irvine, CA 92612 (US)
Priority Data:
60/349,899 18.01.2002 US
Title (EN) ON-CHIP ESD PROTECTION CIRCUIT
(FR) CIRCUIT DE PROTECTION DES INCORPORE POUR CIRCUITS RF A TRANSISTOR BIPOLAIRE A HETEROJONCTION A COMPOSES SEMICONDUCTEURS
Abstract: front page image
(EN)A low loading capacitance on-chip electrostatic discharge (ESD) protection circuit for compound semiconductor power amplifiers is disclosed, which does not degrade the circuit RF performance. Its principle of operation and simulation results regarding capacitance loading, leakage current, degradation to RF performance are disclosed. The design, loading effect over frequency, robustness over process and temperature variation and application to an RF Power amplifier is presented in detail. The ESD circuit couples an input to ground during ESD surges through a diode string coupled to the input, and a transistor (28) switch or Darlington pair (16) having its gate coupled to and triggered by the diode string. The Darlington pair couples the input to ground when triggered through a low impedance path in parallel to the diode string (14). A reverse diode also couples ground to the input on reverse surges.
(FR)L'invention concerne un circuit de protection contre la décharge électrostatique (DES) incorporé à faible capacité de charge destiné aux amplificateurs de puissance à composés semiconducteurs, qui ne dégrade pas le rendement RF du circuit. L'invention présente le principe de fonctionnement de ce circuit ainsi que les résultats de simulation relatifs à la charge capacitive, au courant de fuite, et à la dégradation du rendement RF. De plus, l'invention présente en détail la conception, l'effet de charge sur la fréquence, la résistance aux variations de température et à la dispersion de fabrication et l'application à un amplificateur de puissance RF. Par ailleurs, en cas de surtension transitoire, le circuit DES couple une entrée à la masse à l'aide d'une chaîne de diodes couplées à l'entrée, ainsi qu'un commutateur à transistor, ou une paire Darlington, dont la porte est couplée à la chaîne de diodes qui provoque son déclenchement. A l'issue de son déclenchement, la paire Darlington couple l'entrée à la masse via un trajet à faible impédance parallèlement à la chaîne de diodes. Une diode inversée couple également la masse à l'entrée en cas de surtension transitoire.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)