WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2003061015) SEMICONDUCTOR ARRANGEMENT COMPRISING A PN-TRANSITION AND METHOD FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2003/061015    International Application No.:    PCT/DE2002/004255
Publication Date: 24.07.2003 International Filing Date: 19.11.2002
IPC:
H01L 21/329 (2006.01), H01L 29/866 (2006.01)
Applicants: ROBERT BOSCH GMBH [DE/DE]; Postfach 30 20 20 70442 Stuttgart (DE) (For All Designated States Except US).
DEL ROCIO MARTIN LOPEZ, Maria [DE/DE]; (DE) (For US Only).
SPITZ, Richard [DE/DE]; (DE) (For US Only).
GOERLACH, Alfred [DE/DE]; (DE) (For US Only).
WILL, Barbara [DE/DE]; (DE) (For US Only)
Inventors: DEL ROCIO MARTIN LOPEZ, Maria; (DE).
SPITZ, Richard; (DE).
GOERLACH, Alfred; (DE).
WILL, Barbara; (DE)
Priority Data:
102 01 162.1 15.01.2002 DE
102 37 409.0 16.08.2002 DE
Title (DE) HALBLEITERANORDNUNG MIT EINEM PN-ÜBERGANG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERANORDNUNG
(EN) SEMICONDUCTOR ARRANGEMENT COMPRISING A PN-TRANSITION AND METHOD FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT
(FR) DISPOSITIF A SEMI-CONDUCTEURS COMPRENANT UNE TRANSITION PN ET PROCEDE DE PRODUCTION DE CE DISPOSITIF A SEMI-CONDUCTEURS
Abstract: front page image
(DE)Es wird eine Halbleiteranordnung (200) mit einem pn-Übergang und ein Verfahren zur Herstellung einer Halbleiteranordnung (200) vorgeschlagen, wobei die Halbleiteranordnung (200) als Chip (10) mit einem Randbereich ausgebildet ist, wobei die Halbleiteranordnung (200) eine erste Schicht (2) eines ersten Leitfähigkeitstyps und eine zweite Schicht (1) eines zweiten, dem ersten Leitfähigkeitstyp entgegengesetzten, Leitfähigkeitstyps umfasst, wobei die erste Schicht (2) einen Randbereich (2a) und einen Mittenbereich (2b) aufweist, wobei zwischen der ersten Schicht (2) und der zweiten Schicht (1) der pn-Übergang vorgesehen ist, wobei die zweite Schicht (2) in ihrem Randbereich (2a) schwächer dotiert vorgesehen ist als in ihrem Mittenbereich (2b) und wobei die Grenzfläche (12) des pn-Übergangs am Randbereich (2a) nichtparallel zur Hauptchipebene (13) vorgesehen ist.
(EN)The invention relates to a semiconductor arrangement (200) comprising a pn-transition and to a method for producing a semiconductor arrangement (200), whereby the semiconductor arrangement (200) is provided in the form of a chip (10) with an edge region. The semiconductor arrangement (200) has a first layer (2) of a first type of conductivity and a second layer (1) of a second type of conductivity that is the inverse of the first type of conductivity. The first layer (2) has an edge region (2a) and a middle region (2b), whereby the pn transition is provided between the first layer (2) and the second layer (1). The second layer (2), in its edge region (2a), is doped less than in its middle region (2b), and the boundary surface (12) of the pn-transition at the edge region (2a) is not parallel to the main chip plane (13).
(FR)L'invention concerne un dispositif à semi-conducteurs (200) doté d'une transition pn et un procédé de production de ce dispositif à semi-conducteurs (200), le dispositif à semi-conducteurs (200) étant conçu comme une puce (10) pourvue d'une zone de bordure. Le dispositif à semi-conducteurs (200) comprend une première couche (2) d'un premier type de conduction et une deuxième couche (1) d'un deuxième type de conduction opposé au premier. La première couche (2) présente une zone de bordure (2a) et une zone centrale (2b), la transition pn étant située entre la première couche (2) et la deuxième couche (1). La deuxième couche (2) a un dopage plus faible dans sa zone de bordure (2a) que dans sa zone centrale (2b) et la surface limite (12) de la transition pn de la zone de bordure (2a) n'est pas parallèle au plan principal (13) de la puce.
Designated States: AU, JP, US.
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR).
Publication Language: German (DE)
Filing Language: German (DE)