WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2003061014) NON-VOLATILE TWO-TRANSISTOR SEMICONDUCTOR MEMORY CELL AND METHOD FOR PRODUCING THE SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2003/061014    International Application No.:    PCT/DE2002/004522
Publication Date: 24.07.2003 International Filing Date: 10.12.2002
Chapter 2 Demand Filed:    26.07.2003    
IPC:
H01L 21/8246 (2006.01), H01L 27/115 (2006.01), H01L 29/792 (2006.01)
Applicants: INFINEON TECHNOLOGIES AG [DE/DE]; St. Martin-Strasse 53, 81669 München (DE) (For All Designated States Except US).
TEMPEL, Georg [DE/BE]; (BE) (For US Only).
SCHULER, Franz [DE/BE]; (BE) (For US Only)
Inventors: TEMPEL, Georg; (BE).
SCHULER, Franz; (BE)
Agent: KINDERMANN, Peter; Postfach 1330, 85627 Grasbrunn (DE)
Priority Data:
102 01 304.7 15.01.2002 DE
Title (DE) NICHTFLÜCHTIGE HALBLEITER-SPEICHERZELLE SOWIE ZUGEHÖRIGES HERSTELLUNGSVERFAHREN
(EN) NON-VOLATILE TWO-TRANSISTOR SEMICONDUCTOR MEMORY CELL AND METHOD FOR PRODUCING THE SAME
(FR) CELLULE DE MEMOIRE NON VOLATILE A SEMI-CONDUCTEURS, ET PROCEDE DE PRODUCTION Y RELATIF
Abstract: front page image
(DE)Die Erfindung betrifft eine nichtflüchtige Halbleiter-Speicherzelle sowie ein zugehöriges Herstellungsverfahren, wobei in einem Substrat (1) ein Sourcegebiet (7), ein Draingebiet (8) und ein dazwischenliegendes Kanalgebiet ausgebildet wird. Zur Realisierung von lokal begrenzten Speicherorten (LB, RB) wird eine auf einer ersten Isolationsschicht (2) befindliche elektrisch nicht leitende Ladungsspeicherschicht (3) durch eine Unterbrechung (U) aufgeteilt, wodurch insbesondere ein lateraler Ladungstransport zwischen den Speicherorten (LB, RB) verhindert wird und sich die Ladehalteeigenschaften wesentlich verbessern.
(EN)The invention relates to a non-volatile two-transistor semiconductor memory cell and a method for producing the same, according to which a source region (7), a drain region (8) and an interposed channel region is configured in a substrate (1). In order to produce locally limited memory locations (LB, RB), an electrically non-conducting charge storage layer (3) present on a first insulating layer (2) is subdivided by an interruption (U), thereby especially preventing a lateral charge transport between the memory locations (LB, RB) and substantially improving the charge maintaining properties.
(FR)L'invention concerne une cellule de mémoire non volatile à semi-conducteurs ainsi qu'un procédé de production correspondant consistant à former dans un substrat (1), une région source (7), une région drain (8) et une région canal disposée entre les deux précédentes. Pour la réalisation d'emplacements (LB, RB) de mémoires localement limités, une couche à mémoire de charge (3) non électro-conductrice, située sur une première couche isolante (2) est séparée par une interruption (U), ce qui empêche notamment un transport de charge latéral entre les emplacements de mémoire (LB, RB), et améliore sensiblement les propriétés de conservation de charge.
Designated States: CN, SG, US.
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SI, SK, TR).
Publication Language: German (DE)
Filing Language: German (DE)