WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2003060918) MATCHLINE SENSING FOR CONTENT ADDRESSABLE MEMORIES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2003/060918    International Application No.:    PCT/CA2002/002026
Publication Date: 24.07.2003 International Filing Date: 27.12.2002
IPC:
G11C 15/00 (2006.01), G11C 15/04 (2006.01)
Applicants: MOSAID TECHNOLOGIES INCORPORATED [CA/CA]; 11 Hines Road Kanata, Ontario K2K 2X1 (CA)
Inventors: VLASENKO, Peter; (CA).
PERRY, Douglas; (CA)
Agent: KINSMAN, Leslie, Anne; Borden Ladner Gervais LLP World Exchange Plaza 100 Queen Street, Suite 1100 Ottawa, Ontario K1P 1J9 (CA)
Priority Data:
60/342,750 28.12.2001 US
Title (EN) MATCHLINE SENSING FOR CONTENT ADDRESSABLE MEMORIES
(FR) CIRCUITS DE DETECTION DE LIGNES DE CORRESPONDANCE POUR MEMOIRES ADRESSABLES PAR LE CONTENU
Abstract: front page image
(EN)A matchline sense circuit for detecting a current on a matchline of a CAM array is disclosed. Matchlines are decoupled from the sense circuit sense node in order to achieve higher sensing speed and improved sense margins. More specifically, a matchline sense circuit sense node receives a reference current, which is high enough to maintain the sens node at the high logic level. This reference current is generated from a dummy pull-down path identical to a memory cell pull-down path to ensure that the reference current tracks with changes to the memory cell current. Matchlines initially at ground potential undergo accelerated precharge up to a preset voltage potential level below VDD to overcome tail-out parasitic current and to minimize the voltage swing of the matchlines for conserving power. During sensing, the matchline current is compared to the reference current, and a latch circuit connected to the sense node provides a full CMOS output signal indicating the result of the comparison. Reference matchlines are used to generate timed control signals for enabling the latch circuits.
(FR)L'invention concerne un circuit de détection de lignes de correspondance destiné à la détection d'un courant sur une ligne de correspondance d'un réseau de mémoires adressables par le contenu (CAM). Ces lignes de correspondance sont découplées du noeud de détection du circuit de détection pour que la vitesse de détection soit supérieure et que les marges de détection soient améliorées. Plus précisément, un noeud de détection de circuit de détection de lignes de correspondance reçoit un courant de référence suffisamment important pour maintenir le noeud de détection au niveau logique élevé. Ce courant de référence est produit à partir d'une voie muette de polarisation vers la masse identique à une voie de polarisation vers la masse de la cellule mémoire pour garantir que le courant de référence prend en charge les changements de courant de la cellule mémoire. Les lignes de correspondance ayant au départ un potentiel à la terre sont préchargées de façon accélérée jusqu'à un niveau de tension prédéfini en-dessous de VDD pour franchir le courant parasite et réduire au minimum les écarts de tension des lignes de correspondance pour maintenir la puissance. En phase de détection, le courant de la ligne de correspondance est comparé au courant de référence, et un circuit de verrouillage relié au noeud de détection fournit un signal de sortie CMOS indiquant le résultat de la comparaison. Les lignes de correspondance de référence sont utilisées pour produire des signaux de commande temporisés permettant d'activer les circuits de verrouillage.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)