WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2003054948) NITRIDE OFFSET SPACER TO MINIMIZE SILICON RECESS BY USING POLY REOXIDATION LAYER AS ETCH STOP LAYER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2003/054948    International Application No.:    PCT/US2002/041105
Publication Date: 03.07.2003 International Filing Date: 19.12.2002
Chapter 2 Demand Filed:    17.07.2003    
IPC:
H01L 21/28 (2006.01), H01L 21/311 (2006.01), H01L 21/318 (2006.01), H01L 21/336 (2006.01)
Applicants: ADVANCED MICRO DEVICES, INC. [US/US]; One AMD Place, Mail Stop 68, P.O. Box 3453, Sunnyvale, CA 94088-3453 (US)
Inventors: QI, Wen-Jie; (US).
PELLERIN, John, G.; (US).
EN, William, G.; (US).
MICHAEL, Mark, W.; (US).
CHAN, Darin, A.; (US)
Agent: COLLOPY, Daniel, R.; Advanced Micro Devices, Inc., One AMD Place, Mail Stop 68, P.O. Box 3453, Sunnyvale, CA 94088-3453 (US).
PICKER, Madeline, M.; Brookes Batchellor LLP, 102-108 Clerkenwell Road, London EC1M 5SA (GB)
Priority Data:
10/023,328 20.12.2001 US
Title (EN) NITRIDE OFFSET SPACER TO MINIMIZE SILICON RECESS BY USING POLY REOXIDATION LAYER AS ETCH STOP LAYER
(FR) ESPACEUR DE DECALAGE A BASE DE NITRURE DESTINE A REDUIRE AU MINIMUM UN EVIDEMENT DE SILICIUM AU MOYEN D'UNE COUCHE DE REOXYDATION DE POLYSILICIUM UTILISEE EN TANT QUE COUCHE D'ARRET DE GRAVURE
Abstract: front page image
(EN)A method of forming a semiconductor device provides a gate electrode (22) on a substrate (20) and forms a polysilicon reoxidation layer (26) over the substrate (20) and the gate electrode (22). A nitride layer (28) is deposited over the polysilicon reoxydation layer (26) and anisotropically etched. The etching stops on the polysilicon reoxidation layer (26), with nitride offset spacers (30) being formed on the gate electrode (22). The use of the polysilicon reoxidation layer (26) as an etch stop layer prevents the gouging of the silicon substrate (20) underneath the nitride layer (28), while allowing the offset spacers (30) to be formed.
(FR)L'invention concerne un procédé de formation d'un dispositif à semi-conducteur qui consiste à former une électrode de grille (22) sur un substrat (20), et une couche de réoxydation de polysilicium (26) sur le substrat (20) et l'électrode de grille (22). Une couche de nitrure (28) est déposée sur la couche de réoxydation de polysilicium (26) et est gravée de manière anisotrope. La gravure s'arrête sur ladite couche de réoxydation de polysilicium (26) de manière à former des espaceurs de décalage à base de nitrure (30) sur l'électrode de grille (22). L'utilisation de la couche de réoxydation de polysilicium (26) en tant que couche d'arrêt de gravure empêche le gougeage du substrat de silicium (20) sous la couche de nitrure (28), ce qui permet de former les espaceurs de décalage (30).
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)