WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2003009078) MULTIPLIER CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2003/009078    International Application No.:    PCT/DE2002/002525
Publication Date: 30.01.2003 International Filing Date: 10.07.2002
Chapter 2 Demand Filed:    14.02.2003    
IPC:
G06G 7/163 (2006.01)
Applicants: INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Strasse 53, 81669 München (DE) (For All Designated States Except US).
TRÄNKLE, Günther [DE/DE]; (DE) (For US Only)
Inventors: TRÄNKLE, Günther; (DE)
Agent: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Ridlerstrasse 55, 80339 München (DE)
Priority Data:
101 34 754.5 17.07.2001 DE
Title (DE) MULTIPLIZIERERSCHALTUNG
(EN) MULTIPLIER CIRCUIT
(FR) CIRCUIT MULTIPLICATEUR
Abstract: front page image
(DE)Es ist eine Multipliziererschaltung mit einem Multipliziererkern mit zwei kreuzgekoppelten Transistorpaaren (2, 3; 4, 5) angegeben, wobei eine erste und eine zweite Signalquelle (10, 11, 13, 14), welche von einem ersten beziehungsweise zweiten zu multiplizierenden Signal angesteuert werden, jeweils mit Steuereingängen der Transistoren (2 bis 5) des Multipliziererkerns verbunden sind zur Umsteuerung zwischen den Transistorpaaren (2, 3; 4, 5) beziehungsweise in differentieller Weise zwischen den Transistoren (2, 4; 3, 5) der Differenzverstärker. Aufgrund der erzielbaren hohen Symmetrie der Eingangstore der Schaltung ist eine besonders präzise Multiplikation mit guter Linearität möglich. Der beschriebene Multiplizierer ist beispielsweise als Hochfrequenz-Mischerschaltung oder als 90°-Phasendetektorschaltung einsetzbar.
(EN)The invention relates to a multiplier circuit comprising a multiplier core that contains two cross-coupled transistor pairs (2, 3; 4, 5). According to the invention, a first and a second signal source (10, 11, 13, 14), which are controlled by a first or second signal that is to be multiplied, are respectively connected to control inputs of the transistors (2 to 5) of the multiplier core for inverting the current between the transistor pairs (2, 3; 4, 5), or in a differentiating manner between the transistors (2, 4; 3, 5) of the differential amplifiers. The high degree of symmetry that can be achieved for the input gates of the circuit permits a particularly precise multiplication with excellent linearity. The inventive multiplier can be used, for example, as a high-frequency mixer circuit or as a 90° phase-detector circuit.
(FR)La présente invention concerne un circuit multiplicateur comprenant un noyau de multiplicateur qui présente deux paires de transistors (2, 3; 4, 5) couplées en croix. Une première et une seconde source de signaux (10, 11, 13, 14), qui sont commandées par un premier ou par un second signal à multiplier, sont respectivement connectées à des entrées de commande des transistors (2 à 5) du noyau de multiplicateur, afin d'impliquer une inversion entre les paires de transistors (2, 3; 4, 5) ou, de manière différentielle, entre les transistors (2, 3; 4, 5) de l'amplificateur différentiel. En raison de la grande symétrie que l'on peut obtenir pour les portes d'entrée du circuit, il est possible de réaliser une multiplication particulièrement précise, avec une linéarité satisfaisante. Le multiplicateur selon cette invention peut par exemple être utilisé sous forme de circuit de mélange haute fréquence ou de circuit de détecteur de phase à 90°.
Designated States: JP, US.
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR).
Publication Language: German (DE)
Filing Language: German (DE)