WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2003007384) SINGLE−ELECTRON TRANSISTORS AND FABRICATION METHODS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2003/007384    International Application No.:    PCT/US2002/022137
Publication Date: 23.01.2003 International Filing Date: 12.07.2002
Chapter 2 Demand Filed:    10.01.2003    
IPC:
G01N 27/414 (2006.01), H01L 29/76 (2006.01)
Applicants: NORTH CAROLINA STATE UNIVERSITY [US/US]; 2401 Research Drive, Campus Box 8210, Raleigh, NC 27695-8210 (US) (For All Designated States Except US).
BROUSSEAU, Louis, C., III [US/US]; (US) (For US Only)
Inventors: BROUSSEAU, Louis, C., III; (US)
Agent: BIGEL, Mitchell, S.; Myers Bigel Sibley & Sajovec, P.O. Box 37428, Raleigh, NC 27627 (US)
Priority Data:
09/905,319 13.07.2001 US
Title (EN) SINGLE−ELECTRON TRANSISTORS AND FABRICATION METHODS
(FR) DISPOSITIFS A EFFET QUANTIQUE ET PROCEDES DE FABRICATION DANS LESQUELS L'EPAISSEUR D'UNE COUCHE ISOLANTE DEFINIT UN ESPACEMENT ENTRE LES ELECTRODES
Abstract: front page image
(EN)Single−electron transistors include first and second electrodes (150, 120) and an insulating layer (110) between them on a substrate (100). The insulating layer (110) has a thickness that defines a spacing between the first and second electrodes (150, 120). At least one monoparticle (140) is provided on the insulating layer (110). Accordingly, a desired spacing between the first and second electrodes (150, 120) may be obtained without the need for high resolution photolithography. An electrically−gate single−electron transistor may be formed, wherein a gate electrode is provided on the at least nanoparticle opposite the insulating layer end. Alternatively, a chemically−gated single−electron transistor may be formed by providing an analyte−specific binding agent on a surface of the at least one nanoparticle. Arrays of single−electron transistors also may be formed forming a post electrode on a substrate, conformally forming an insulating layer on at least a portion of the insulating layer opposite the post electrode. At least one nanoparticle is placed on the insulating layer, between the post electrode and the second electrode.
(FR)Dispositifs à effet quantique comprenant une première et une deuxième électrode séparées par une couche isolante sur un substrat. Cette couche isolante présente une épaisseur définissant un espacement entre la première et la deuxième électrode. Cette couche isolante comporte au moins une nanoparticule. Il est possible, de ce fait d'obtenir un espacement désiré entre la première et la deuxième électrode sans utiliser de technique photolithographique haute résolution. On peut ainsi créer un dispositif à effet quantique et amorçage électrique comprenant une électrode de grille située sur la nanoparticule en face de l'extrémité de la couche isolante. Dans un autre mode de réalisation, on peut créer un dispositif à effet quantique à amorçage chimique au moyen d'un agent de fixation spécifique à une substance à analyser placé sur une surface de la nanoparticule. On peut également constituer sur le substrat des ensembles de dispositifs à effet quantique. On peut fabriquer ces dispositifs à effet quantique par création d'une post-électrode sur un substrat, création correspondante d'une couche isolante sur au moins une partie de cette post-électrode et création correspondante d'une deuxième électrode sur au moins une partie de la couche isolante en face de la post-électrode. On place au moins une nanoparticule sur la couche isolante entre la post-électrode et la deuxième électrode.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)