WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2003007194) METHOD FOR GENERATING ELECTRONIC CIRCUITS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2003/007194    International Application No.:    PCT/IT2002/000449
Publication Date: 23.01.2003 International Filing Date: 09.07.2002
Chapter 2 Demand Filed:    03.02.2003    
IPC:
G06F 17/50 (2006.01)
Applicants: TELECOM ITALIA S.P.A. [IT/IT]; Piazza degli Affari, 2, I-20123 Milano (IT) (For All Designated States Except US).
BOLLANO, Gianmario [IT/IT]; (IT) (For US Only).
TUROLLA, Maura [IT/IT]; (IT) (For US Only).
VALENTINI, Marcello [IT/IT]; (IT) (For US Only).
VERCELLI, Stefano [IT/IT]; (IT) (For US Only)
Inventors: BOLLANO, Gianmario; (IT).
TUROLLA, Maura; (IT).
VALENTINI, Marcello; (IT).
VERCELLI, Stefano; (IT)
Agent: GIANNESI, Pier, Giovanni; Pirelli S.p.A, Viale Sarca, 222, I-20126 Milano (IT)
Priority Data:
TO01A000667 10.07.2001 IT
Title (EN) METHOD FOR GENERATING ELECTRONIC CIRCUITS
(FR) PROCEDE DE FABRICATION DE CIRCUITS ELECTRONIQUES
Abstract: front page image
(EN)The present invention relates to a method for obtaining electronic circuits wherein the design steps (100) constituted by a first development and testing cycle (200), of the functional type, and a second development and testing cycle (300), of the architectural type, are managed using, as inputs, for both cycles (200 and 300) the same configuration files (140) and stimuli (150) and generating, at the output, results having equivalent (230, 330) and comparable (333) formats. Thanks to these characteristics, it is possible to conduct in integrated fashion functional tests (220) and architectural tests (320) on corresponding functional and architectural models of electronic circuits and verify the perfect correspondence between the different types of models as the configurations files (140) and stimuli (150) vary.
(FR)La présente invention concerne un procédé de fabrication de circuits électroniques dans lequel les étapes (100) de conception constituées par un premier cycle (200) de développement et d'essai de type fonctionnel, et un second cycle (300) de développement et d'essai de type architectural, sont gérées grâce à l'utilisation comme entrées, pour les deux cycles (200 et 300) des mêmes fichiers (140) de configuration et stimuli (150), et par génération à la sortie de résultats présentant des formats équivalents (230, 330) et comparables (333). Grâce à ces caractéristiques, il est possible d'exécuter des tests fonctionnels (220) et des tests architecturaux (320) de manière intégrée sur des modèles fonctionnels et architecturaux correspondants de circuits électroniques, et de vérifier la parfaite correspondance entre les différents types de modèles lorsques les fichiers (140) de configuration et stimuli (150) varient.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)