WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2003003459) ARRANGEMENT OF A SEMICONDUCTOR COMPONENT ON A SUBSTRATE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2003/003459    International Application No.:    PCT/DE2002/001896
Publication Date: 09.01.2003 International Filing Date: 23.05.2002
Chapter 2 Demand Filed:    27.01.2003    
IPC:
H01L 25/065 (2006.01)
Applicants: INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Str. 53, 81669 München (DE) (For All Designated States Except US).
HÜBNER, Holger [DE/DE]; (DE) (For US Only)
Inventors: HÜBNER, Holger; (DE)
Agent: EPPING, HERMANN & FISCHER; Ridlerstr. 55, 80339 München (DE)
Priority Data:
101 31 011.0 27.06.2001 DE
Title (DE) ANORDNUNG EINES HALBLEITERBAUELEMENTES AUF EINEM SUBSTRAT
(EN) ARRANGEMENT OF A SEMICONDUCTOR COMPONENT ON A SUBSTRATE
(FR) DISPOSITION D'UN ELEMENT SEMICONDUCTEUR SUR UN SUBSTRAT
Abstract: front page image
(DE)Die Erfindung schlägt eine Anordnung eines Halbleiterbauelementes auf einem Substrat vor, bei der das Substrat (30) auf einer Bestückungsseite (31) Kontaktflächen (32) aufweist. Das Halbleiterbauelement besteht aus einem ersten Chip (10) und zumindest einem zweiten Chip (20), wobei der zweite Chip (20) auf dem ersten Chip (10) angeordnet ist. Der erste und der zweite Chip (10, 20) sind dabei elektrisch miteinander verbunden. Darüber hinaus weist der erste Chip (10) auf seiner ersten Hauptseite (11) Kontaktflächen (12) auf, mit der er der Bestückungsseite (31) des Substrates (30) zugewandt ist. Die Kontaktflächen des ersten Chips (10) sind mit einander zugeordneten Kontaktflächen (32) des Substrates (30) über ein Verbindungsmittel elektrisch miteinander verbunden.
(EN)The invention relates to an arrangement of a semiconductor component on a substrate, whereby the substrate (30) comprises contact surfaces (32) on an assembly side (31). The semiconductor component comprises a first chip (10) and at least one second chip (20), whereby the second chip (20) is arranged on the first chip (10). The first and the second chip (10, 20) are thus electrically connected to each other. Furthermore the first chip (10) comprises contact surfaces (12) on the first main side (11) thereof, with which the above faces the assembly side (31) of the substrate (30). The contact surfaces of the first chip (10) are electrically connected to the corresponding contact surfaces (32) of the substrate (30) by means of a jointing agent.
(FR)L'invention concerne une disposition d'un composant semiconducteur sur un substrat, le substrat (30) présentant des surfaces de contact (32) sur une face composant (31). Le composant semiconducteur comprend une première puce (10) et au moins une deuxième puce (20), la deuxième puce (20) étant disposée sur la première puce (10). La première et la deuxième puce (10, 20) sont reliées électriquement l'une à l'autre. Par ailleurs, la première puce (10) présente sur sa première face principale (11) des surfaces de contact (12) et elle fait face avec celle-ci à la face composant (31) du substrat (30). Les surfaces de contact de la première puce (10) sont reliées électriquement aux surfaces de contact (32) correspondantes du substrat (30) par l'intermédiaire d'un moyen de liaison.
Designated States: BR, CA, CN, IL, IN, JP, KR, MX, RU, UA, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Publication Language: German (DE)
Filing Language: German (DE)