WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2002033822) CIRCUIT ARRANGEMENT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2002/033822    International Application No.:    PCT/EP2001/012281
Publication Date: 25.04.2002 International Filing Date: 17.10.2001
IPC:
G06G 7/24 (2006.01), H03D 7/14 (2006.01), H03F 3/45 (2006.01), H03G 7/06 (2006.01)
Applicants: KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL) (AT, BE, CH, CY, DK, ES, FI, FR, GB, GR, IE, IT, JP, LU, MC, NL, PT, SE, TR only).
PHILIPS CORPORATE INTELLECTUAL PROPERTY GMBH [DE/DE]; Weisshausstrasse 2, 52066 Aachen (DE) (DE only).
KOHSIEK, Cord-Heinrich [DE/NL]; (NL) (For US Only)
Inventors: KOHSIEK, Cord-Heinrich; (NL)
Agent: DUIJVESTIJN, Adrianus, J.; Internationaal Octrooibureau B.V., Prof. Holstlaan 6, NL-5656 AA Eindhoven (NL)
Priority Data:
100 51 463.4 17.10.2000 DE
Title (EN) CIRCUIT ARRANGEMENT
(FR) DISPOSITIF DE CIRCUIT
Abstract: front page image
(EN)In order to provide a circuit arrangement (100) for generating and amplifying a DC signal, referred to as level voltage, whose value is essentially proportional to the logarithm of the voltage amplitude of the input signal, the circuit arrangement comprising an amplifier circuit having at least two amplifier stages (10; 20; 30), it is proposed that: at least a differential amplifier stage (40), in particular non-negatively fed back, is arranged parallel to the last amplifier stage (30), particularly parallel to the collector circuits of the last amplifier stage (30); the differential amplifier stage (40) precedes at least a multiplier stage (50) for multiplying the output signals of the differential amplifier stage (40); for generating two differential amplifier output signals which are to be multiplied by each other, and alternatively to the differential amplifier (40), the collector currents of the transistors (36, 38) of the rectifier circuit (35) of the last amplifier stage (30) are used; and at least a current adder unit (80) is provided for adding the level voltage of the output signal of the multiplier stage (50) to the respective level voltage of the other amplifier stages.
(FR)La présente invention concerne un circuit (100) destiné à la production et l'amplification d'un signal en courant continu et servant de tension de niveau, et dont la valeur est essentiellement proportionnelle au log de l'amplitude en tension du signal d'entrée. Ce dispositif de circuit est constitué d'un circuit amplificateur d'au moins deux étages (10, 20, 30). En l'occurrence, au moins un étage d'amplificateur différentiel (40) débarrassé de rétroaction négative, est monté en parallèle au dernier étage d'amplificateur (30) en parallèle avec les circuits collecteurs de dernier étage d'amplificateur (30). L'étage d'amplificateur différentiel (40) est monté avant un étage multiplicateur (50) servant à multiplier les signaux de sortie de l'étage d'amplificateur différentiel (40). Les courants collecteur des transistors (36, 38) du circuit redresseur (25) du dernier étage d'amplificateur (30) servent à produire deux signaux de sortie de l'amplificateur différentiel à multiplier entre eux, et éventuellement de les remettre à l'amplificateur différentiel (40). Enfin, au moins un additionneur de courant (80) sert à additionner la tension de niveau du signal de sortie de l'étage multiplicateur (50) aux différentes tension de niveau des autres étages d'amplificateur.
Designated States: JP, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Publication Language: English (EN)
Filing Language: English (EN)