WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2002033755) METHOD OF FABRICATING HETEROJUNCTION PHOTODIODES INTEGRATED WITH CMOS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2002/033755    International Application No.:    PCT/EP2001/011817
Publication Date: 25.04.2002 International Filing Date: 12.10.2001
Chapter 2 Demand Filed:    10.05.2002    
IPC:
H01L 27/146 (2006.01)
Applicants: AUGUSTO, Carlos, J., R., P. [PT/PT]; (PT).
FORESTER, Lynn [US/US]; (US)
Inventors: AUGUSTO, Carlos, J., R., P.; (PT).
FORESTER, Lynn; (US)
Agent: VANDERPERRE, Robert; 6/8, avenue de la Charmille B-1200 Bruxelles (BE)
Priority Data:
60/241,551 19.10.2000 US
Title (EN) METHOD OF FABRICATING HETEROJUNCTION PHOTODIODES INTEGRATED WITH CMOS
(FR) PROCEDE DE FABRICATION DE PHOTODIODES A HETEROJONCTION INTEGREES A DES CMOS
Abstract: front page image
(EN)A method in which thin-film p-i-n heterojunction photodiodes are formed by selective epitaxial growth/deposition on pre-designated active-area regions of standard CMOS devices. The thin-film p-i-n photodiodes are formed on active areas (for example n?+¿-doped), and these are contacted at the bottom (substrate) side by the 'well contact' corresponding to that particular active area. There is no actual potential well since that particular active area has only one type of doping. The top of each photodiode has a separate contact formed thereon. The selective epitaxial growth of the p-i-n photodiodes is modular, in the sense that there is no need to change any of the steps developed for the 'pure' CMOS process flow. Since the active region is epitaxially deposited, there is the possibility of forming sharp doping profiles and band-gap engineering during the epitaxial process, thereby optimizing several device parameters for higher performance. This new type of light sensor architecture, monolithically integrated with CMOS, decouples the photo-absorption active region from the MOSFETs, hence the bias applied to the photodiode can be independent from the bias between the source, drain, gate and substrate (well) of the MOSFETs.
(FR)L'invention concerne un procédé selon lequel des photodiodes à hétérojonction p-i-n à film mince sont formées par croissance/dépôt épitaxique sélectif sur des régions à surface active préétablies de dispositifs CMOS standards. Les photodiodes p-i-n à film mince sont formées sur des surfaces actives (par exemple, dopées n+), lesquelles sont mises en contact par le bas (substrat) avec le « contact de puits » qui correspond à cette surface active particulière. Etant donné que cette surface active particulière ne présente qu'un seul type de dopant, il n'existe pas de véritable puits potentiel. Sur le sommet de chaque photodiode, on forme un contact distinct. La croissance épitaxique sélective des photodiodes p-i-n est modulaire, en ce sens que l'enchaînement des opérations développées pour le déroulement du processus CMOS « pur » n'a pas besoin d'être modifié. Du fait que la région active soit déposée par voie épitaxique, il est possible de former des profils de dopage et recourir à l'ingénierie de structure de bande au cours du procédé épitaxique, ce qui permet d'optimiser de nombreux paramètres de dispositifs et d'obtenir de meilleures performances. Ce nouveau type d'architecture de photocapteurs, intégrés dos à dos dans un CMOS, sépare la région active de photoabsorption du MOSFET, la polarisation appliquée à la photodiode pouvant alors être dépendante de la polarisation entre la source, le drain, la grille et le substrat (puits) du MOSFET.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)