WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2002033739) CONTROL TRIMMING OF HARD MASK FOR TRANSISTOR GATE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2002/033739    International Application No.:    PCT/US2001/023577
Publication Date: 25.04.2002 International Filing Date: 26.07.2001
Chapter 2 Demand Filed:    28.02.2002    
IPC:
H01L 21/28 (2006.01), H01L 21/336 (2006.01)
Applicants: ADVANCED MICRO DEVICES, INC. [US/US]; One AMD Place, Mail Stop 68 Sunnyvale, CA 94088-3453 (US)
Inventors: AMINPUR, Massud; (DE).
WU, David; (US).
LUNING, Scott; (US)
Agent: DRAKE, Paul, S.; Advanced Micro Devices, Inc. 5204 East Ben White Boulevard Mail Stop 562 Austin, TX 78741 (US).
PICKER, Madeline M; Brookes Batchellor 102-108 Clerkenwell Road London EC1M 5SA (GB)
Priority Data:
09/690,152 17.10.2000 US
Title (EN) CONTROL TRIMMING OF HARD MASK FOR TRANSISTOR GATE
(FR) AJUSTAGE DE CONTROLE DE MASQUE DUR POUR PORTES DE TRANSISTORS
Abstract: front page image
(EN)A method is provided, the method including forming a gate dielectric layer (510) above a substrate layer ((505), forming a gate conductor layer (515) above the gate dielectric layer (510), forming a first hard mask layer (540). The method also includes forming a trimmed photoresist mark (570) above the second hard mask layer (550), and forming a patterned hard mask (650) in the second hard mask layer (550) using the trimmed photoresist mask (570) to remove portions (655) of the second hard mask layer (550), the patterned hard mask (650) having a first dimension ($g(d)¿trim?). The method further includes forming a selectively etched hard mask (740) in the first hard mask layer (540) by removing portions (745) of the first hard mask layer (540) adjacent the patterned hard mask (650), the selectively etched hard mask (740) having a second dimension ($g(D)) less than the first dimension ($g(d)¿trim?), and forming a structure (800) using the selectively etched hard mask (740) to remove portions of the gate conductor layer (515) above the gate dielectric layer (510).
(FR)L'invention concerne un procédé qui consiste notamment à former une couche diélectrique (510) de grille au-dessus d'une couche substrat (505); à former une couche conductrice (515) de grille au-dessus de la couche diélectrique (510) de grille; à former une première couche de masque dur (540) au-dessus de la couche conductrice (515) de grille; et à former une seconde couche de masque dur (550) au-dessus de la première couche de masque dur (540). Le procédé consiste également à former un masque de photorésine ajusté (570) au-dessus de la seconde couche de masque dur (550), et à former un masque dur à motifs (650) dans la seconde couche de masque dur (550) à l'aide du masque de photorésine ajusté (570) pour évacuer des parties (655) de la seconde couche de masque dur (550), le masque dur à motifs (650) ayant une première dimension ($g(d)¿trim?). Le procédé consiste en outre à former un masque dur (740) gravé de manière sélective dans la première couche de masque dur (540) par évacuation de parties (745) de la première couche de masque dur (540) jouxtant le masque dur à motifs (650), le masque dur (740) gravé de manière sélective ayant une seconde dimension ($g(D)) inférieure à la première dimension ($g(d)¿trim?), et à former une structure (800) à l'aide du masque dur (740) gravé de manière sélective afin d'évacuer les parties de la couche conductrice (515) de grille au-dessus de la couche diélectrique (510) de grille.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)