WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2002033538) A METHOD FOR HIERARCHICAL SPECIFICATION OF SCHEDULING IN SYSTEM-LEVEL SIMULATIONS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2002/033538    International Application No.:    PCT/US2001/032472
Publication Date: 25.04.2002 International Filing Date: 17.10.2001
Chapter 2 Demand Filed:    09.05.2002    
IPC:
G06F 17/50 (2006.01)
Applicants: CADENCE DESIGN SYSTEMS, INC. [US/US]; 2655 Seely Avenue, San Jose, CA 95134 (US)
Inventors: HOOVER, Christopher; (US)
Agent: CARPENTER, John, W.; Crosby, Heafey, Roach & May, Suite 2000, Two Embarcadero Center, San Francisco, CA 94111 (US)
Priority Data:
09/691,406 17.10.2000 US
Title (EN) A METHOD FOR HIERARCHICAL SPECIFICATION OF SCHEDULING IN SYSTEM-LEVEL SIMULATIONS
(FR) PROCEDE DE SPECIFICATION HIERARCHIQUE DE PROGRAMMATION DANS DES SIMULATIONS DE NIVEAUX DE SYSTEME
Abstract: front page image
(EN)A method for hierarchical specification and modeling of scheduling in systemlevel simulations. A static scheduler is synthesized by a Virtual Component Codesign (VCC) process and comprises a simple sequential execution of the run functions (1-3) of behavious A-F. The invention addresses the specification aspect by introducing an explicit notion of a scheduler that must be designed as part of the system. A scheduler effectively represents a scheduling policy for an architectural resource. Two orthogal models, one of a scheduler and one of a schedulable, comprise the overall modeling of scheduling in the invention. The two models interact by sending messages to each other via a simple protocol. The protocol itself is implemented by a pair of abstract interfaces, which in turn are implemented in concrete schedulable and scheduler objects in the simulator.
(FR)L'invention concerne un procédé de spécification hiérarchique et de conception de la programmation dans des simulations de niveaux de système. On synthétise un ordonnanceur statique par un procédé de coconception de composant virtuel (VCC) qui consiste à lancer l'exécution séquentielle simple de fonctions exécution (1-3) de comportement A-F. L'invention concerne également l'aspect de spécification grâce à l'introduction d'une notion explicite d'un ordonnanceur qui doit être conçu comme une partie du système. Un ordonnanceur représente efficacement une police de programmation pour une ressource architecturale. Deux modèles orthogonaux, l'un d'un ordonnanceur et l'autre d'un ordonnancé, comprennent la conception globale de la programmation dans l'invention. Les deux modèles interagissent en envoyant des messages l'un à l'autre via un protocole simple. Le protocole est lui-même appliqué par une paire d'interfaces abstraites qui à leur tour sont mises en oeuvre dans des objets d'ordonnanceur et d'ordonnancé dans le simulateur.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)