WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2002030069) HIGH SPEED MULTI-STAGE STACKED LAYERS SWITCH
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2002/030069    International Application No.:    PCT/US2001/031583
Publication Date: 11.04.2002 International Filing Date: 09.10.2001
Chapter 2 Demand Filed:    06.05.2002    
IPC:
H04L 12/56 (2006.01)
Applicants: IRVINE SENSORS CORPORATION [US/US]; 3001 Redhill Avenue Suite 4-109 Costa Mesa, CA 92626 (US) (For All Designated States Except US).
CARSON, John, C. [US/US]; (US) (For US Only).
ORGUZ, Vokan, H. [US/US]; (US) (For US Only)
Inventors: CARSON, John, C.; (US).
ORGUZ, Vokan, H.; (US)
Agent: ANDRAS, Joseph, C.; Myers, Dawes & Andras LLP, Suite 1150, 19900 MacArthur Blvd., Irvine, CA 92612 (US)
Priority Data:
60/238,797 06.10.2000 US
60/274,120 08.03.2001 US
Title (EN) HIGH SPEED MULTI-STAGE STACKED LAYERS SWITCH
(FR) COMMUTATEUR MULTI-ETAGES A GRANDE VITESSE COMPORTANT UN EMPILEMENT DE COUCHES
Abstract: front page image
(EN)A compact multi-stage data packet switching network (100), adapted for simultaneously routing data packets sets from input ports (110) to output ports (190) comprising: a first stack (140) of IC switching layers (113); a second stack (160) of IC switching layers (113), each IC switching layer (113) containing at least one switching element circuit (142);an interconnection (150) that connects the first stack (140) of IC switching layers (113) to the second stack of (160) of IC switching layers (113) to form the network (100), the interconnection (150) provides a natural full-mesh connection. IC superconducting and superconducting cooling are also used for providing high speed and low power operation.
(FR)La présente invention concerne un réseau de commutation de paquet de données compact et sur plusieurs étages (100), conçu pour l'acheminement simultané d'ensembles de paquets de données de point d'accès d'entrée (110) vers des points d'accès de sortie (190). Ledit réseau comprend: un premier empilement (140) de couches de commutation à circuits intégrés (113); un deuxième empilement (160) de couches de commutation à circuits intégrés (113), chaque couche de commutation à circuits intégrés (113) comprenant au moins un circuit d'élément de commutation (142); une interconnexion (150) qui relie le premier empilement (140) de couches de commutation à circuits intégrés (113) au deuxième empilement (160) de couches de commutation à circuits intégrés (113), pour former le réseau (100), ladite interconnexion (150) constituant une connexion naturelle à maillage total. La supraconduction des circuits intégrés et le refroidissement assurant la supraconduction permettent également un fonctionnement à grande vitesse et à faible puissance.
Designated States: JP, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Publication Language: English (EN)
Filing Language: English (EN)