WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2002030036) COHERENT EXPANDABLE HIGH SPEED INTERFACE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2002/030036    International Application No.:    PCT/US2001/042491
Publication Date: 11.04.2002 International Filing Date: 05.10.2001
Chapter 2 Demand Filed:    26.04.2002    
IPC:
H04L 7/02 (2006.01), H04L 7/04 (2006.01), H04L 25/14 (2006.01)
Applicants: FLEXTRONICS SEMICONDUCTOR DESIGN, INC. [US/US]; 545 Oak Ridge Turnpike Oak Ridge, TN 37830 (US)
Inventors: LINCOLN, Daniel, J.; (US)
Agent: HORNKOHL, Jason L.; P. O. Box 1871 Knoxville, TN 37901 (US)
Priority Data:
09/680,625 06.10.2000 US
Title (EN) COHERENT EXPANDABLE HIGH SPEED INTERFACE
(FR) INTERFACE COHERENTE EXTENSIBLE HAUTE VITESSE
Abstract: front page image
(EN)A method and apparatus (fig. 5) is provided for passing an N bit wide data stream between two physical devices at high speed. The N bit wide data stream is transmitted in N parallel data streams on N of N+1 differential data lines (78). A predetermined serial sync detect pattern (88) is transferred on the remaining differential data line, referred to as the sync line. A sub interval clock phase is then determined for the sync line that will successfully extract the transmitted sync detect pattern during each half cycle of the clock. All of the N+1 differential data lines (78) are in turn designated as the sync line to determine a sub interval clock phase for each of the respective differential data lines. Data (92) is then extracted from the N data streams by sampling at the sub interval clock phase determined for each particular data line.
(FR)L'invention concerne un procédé et un appareil servant à acheminer à grande vitesse un flux de données important à N bits entre deux dispositifs physiques. Ce flux de données important à N bits est transmis via N flux de données parallèles sur des lignes (78) de données différentielles N/N+1. Un diagramme de détection (88) de synchronisation série prédéterminé est transféré sur la ligne de données différentielles restante, appelée ligne de synchronisation. Une phase d'horloge de sous-intervalle est ensuite déterminée pour la ligne de synchronisation qui se charge alors d'extraire avec succès le diagramme de détection de synchronisation transmis à chaque demi-période d'horloge. L'ensemble des lignes de données différentielles N+1 (78) sont désignées comme lignes de synchronisation pour déterminer la phase d'horloge de sous-intervalle pour chacune des lignes de données différentielles. Les données (92) sont ensuite extraites des N flux par échantillonnage dans la phase d'horloge de sous-intervalle déterminée pour chaque ligne de données particulière.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)