WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2002029950) ELECTRO-STATIC DISCHARGE PROTECTION CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2002/029950    International Application No.:    PCT/US2001/042574
Publication Date: 11.04.2002 International Filing Date: 06.10.2001
Chapter 2 Demand Filed:    03.05.2002    
IPC:
H02H 9/04 (2006.01)
Applicants: QUALCOMM INCORPORATED [US/US]; 5775 Morehouse Drive, San Diego, CA 92121-1724 (US)
Inventors: APARIN, Vladimir; (US)
Agent: WADSWORTH, Philip, R.; Qualcomm Incorporated, 5775 Morehouse Drive, San Diego, CA 92121-1714 (US)
Priority Data:
09/684,350 06.10.2000 US
Title (EN) ELECTRO-STATIC DISCHARGE PROTECTION CIRCUIT
(FR) CIRCUIT DE PROTECTION CONTRE LES DECHARGES ELECTROSTATIQUES
Abstract: front page image
(EN)An arrangement for protecting an element from electro-static discharge. A switch is provided to inhibit the flow of energy through the element in response to the control signal. In the illustrative embodiment, the switch is a transistor switch. A resistor is disposed between an input terminal of the transistor and the positive supply to keep the transistor on during normal operation. A capacitor is disposed between the input terminal of the transistor and ground to prevent the input voltage of the transistor from fast changing. The RC time constant is chosen to be much larger than the time constant of the ESD pulse. Consequently, input voltage of the transistor will remain unchanged near ØV and the transistor will remain off during ESD event preventing the element from conducting the discharge current and providing ESD protection.
(FR)Cette invention se rapporte à un système servant à protéger un élément contre les décharges électrostatiques. A cet effet, on prévoit un commutateur pour empêcher le passage d'énergie à travers l'élément en réponse au signal de commande. Dans le mode de réalisation illustré, le commutateur est un commutateur à transistor. Une résistance est disposée entre une borne d'entrée du transistor et la source positive, pour maintenir le transistor sous tension en période de fonctionnement normal. Une capacitance est disposée entre la borne d'entrée du transistor et la terre, pour empêcher la tension d'entrée du transistor de changer rapidement. La constante de temps RC est choisie supérieure à la constante de temps de l'impulsion de décharge électrostatique. Par conséquent, la tension d'entrée du transistor va rester inchangée à proximité de ØV et le transistor va rester hors tension pendant l'événement de décharge électrostatique, empêchant ainsi l'élément de conduire le courant de décharge et assurant ainsi une protection contre les décharges électrostatiques.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)