WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2002029854) SEMICONDUCTOR CHIP INPUT/OUTPUT CELL DESIGN AND AUTOMATED GENERATION METHODS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2002/029854    International Application No.:    PCT/US2001/029797
Publication Date: 11.04.2002 International Filing Date: 24.09.2001
Chapter 2 Demand Filed:    02.05.2002    
IPC:
G06F 17/50 (2006.01)
Applicants: ARTISAN COMPONENTS, INC. [US/US]; 141 Caspian Court, Sunnyvale, CA 94089 (US)
Inventors: BECKER, Scott, T.; (US)
Agent: PENILLA, Albert, S.; Martine & Penilla, LLP, Suite 170, 710 Lakeway Drive, Sunnyvale, CA 94085 (US)
Priority Data:
09/679,059 02.10.2000 US
09/678,433 02.10.2000 US
Title (EN) SEMICONDUCTOR CHIP INPUT/OUTPUT CELL DESIGN AND AUTOMATED GENERATION METHODS
(FR) CONCEPTION DE CELLULE ENTREE/SORTIE POUR UN MICROPROCESSEUR SEMI-CONDUCTEUR ET PROCEDES DE PRODUCTION AUTOMATIQUE
Abstract: front page image
(EN)An automated method for generating input/output (I/O) cells for an integrated circuit chip is provided. The method includes receiving a width parameter (as user requested data) for a desired I/O cell to be used for the integrated circuit chip. The method also includes receiving a tolerance parameter for the desired I/O cell. A cell library is selected to have a plurality of slices to meet the tolerance parameter. Then, the method proceeds to determine a number of the plurality of slices to be used to fit within the width parameter and to satisfy a drive strength parameter. The width parameter is then filled with a first row of the determined number of the plurality of slices. If the first row of slices (in either the N-channel device region or the P-channel device region) does not meet the drive strength parameter, additional rows (e.g., of dynmamically adjusted height) can be added to provide an additional amount of transistor width that will meet the drive strength requiredment. The generation of the I/O cells alos includes the auto generation of P-tap regions, N-tap regions, isolation ring regions, and a receiver pre-driver region. The automated method is preferably provided as an I/O generation software tool to enable circuit designers with the flexibility of quickly generating I/O cells that meet each of their physical layout requirements as well as their performance demands.
(FR)L'invention concerne un procédé automatique de production de cellules Entrée/Sortie (E/S) pour un microprocesseur de circuit intégré. Ce procédé consiste à recevoir un paramètre de largeur (comme données de demande utilisateur) pour une cellule E/S souhaitée à utiliser avec un microprocesseur de circuit intégré. Ce procédé consiste également à recevoir un paramètre de tolérance pour la cellule E/S souhaitée. Une bibliothèque de cellules est sélectionnée afin de présenter plusieurs tranches remplissant le paramètre de tolérance. Ensuite, selon le procédé on détermine un certain nombre de tranches à utiliser pour correspondre au paramètre de largeur et remplir un paramètre de force de commande. Le paramètre de largeur est alors rempli par un premier rang d'un nombre déterminé de tranches. Si le premier rang de tranches (dans la zone de dispositif à canal-N ou dans la zone de dispositif à canal-P) ne remplit pas le paramètre de force de commande, alors des rangs supplémentaires (par exemple, une hauteur ajustée de manière dynamique) peuvent être ajoutés en vue de fournir une quantité supplémentaire de largeur de transistor qui remplira les conditions de force de commande. La génération de cellules E/S comporte également l'autogénération de zones prise-P, de zones prise-N, de zones d'anneau d'isolation et d'une zone de prépilote récepteur. Le procédé automatique sera de préférence présenté sous la forme d'un outil logiciel de génération E/S permettant de donner aux concepteurs de circuit la souplesse de produire rapidement des cellules E/S qui remplissent chaque critère de conception physique ainsi que les conditions de performance requises.
Designated States: JP.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Publication Language: English (EN)
Filing Language: English (EN)