WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2002029568) A TEST ACCESS PORT (TAP) CONTROLLER SYSTEM AND METHOD TO DEBUG INTERNAL INTERMEDIATE SCAN TEST FAULTS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2002/029568    International Application No.:    PCT/EP2001/011401
Publication Date: 11.04.2002 International Filing Date: 02.10.2001
IPC:
G01R 31/317 (2006.01), G01R 31/3185 (2006.01)
Applicants: KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1 NL-5621 BA Eindhoven (NL)
Inventors: JARAMILLO, Kenneth; (NL).
VAJJHALA, Varaprasda; (NL)
Agent: DUIJVESTIJN, Adrianus, J.; Internationaal Octrooibureau B.V. Prof Holstlaan 6 NL-5656 AA Eindhoven (NL)
Priority Data:
09/678,412 02.10.2000 US
Title (EN) A TEST ACCESS PORT (TAP) CONTROLLER SYSTEM AND METHOD TO DEBUG INTERNAL INTERMEDIATE SCAN TEST FAULTS
(FR) SYSTEME ET PROCEDE DESTINES A UNE UNITE DE COMMANDE D"UN PORT D"ACCES POUR ESSAI (TAP) AUX FINS DE DEBOGAGE D"ERREURS D"ESSAI DE BALAYAGE INTERMEDIAIRES INTERNES
Abstract: front page image
(EN)The present invention is a system and method that facilitates simplified debugging of internal component scan testing with minimal impacts to normal operations and manufacturing processes. In one embodiment of the present invention, a TAP controlled internal scan test intermediate debugging system includes an intermediate TAP controller internal scan test system, design circuit blocks, a scan test chain primary input pin, a scan test chain final output pin. The components of the intermediate TAP controlled internal scan test debugging system cooperatively operate to facilitate debugging of faults through extraction of intermediate scan test chain signals. The intermediate TAP controller internal scan test system transmits an indicated intermediate scan test chain signal off of the IC as a TAP test data out (TDO) signal. The intermediate TAP controller internal scan test system utilizes an internal scan observe register to store information indicating which intermediate internal scan test chain signal to forward as a TAP TDO signal. By selectively transmitting intermediate internal scan test chain signals (ISS) off of the IC, manipulation by a design circuit block of a scan test vector value input is isolated in an analytical sense from manipulations of the test vector value by other design circuit blocks. One embodiment of the present invention also controls intermediate scan test input signals.
(FR)L"invention concerne un système et un procédé permettant de faciliter le débogage simplifié d"un essai de balayage de composant interne au moyen, lesquels présentent des inconvénients minimaux sur des opérations normales et des procédés de fabrication. Dans un mode de réalisation de l"invention, un système de débogage intermédiaire d"essai de balayage interne commandé par un TAP comprend un système d"essai de balayage interne d"unité de commande de TAP intermédiaire, des blocs de circuit de conception, une broche d"entrée primaire de chaîne d"essai de balayage, une broche de sortie finale de chaîne d"essai de balayage. Les composants dudit système fonctionnent de manière coopérative en vue de faciliter le débogage d"erreurs pendant l"extraction de signaux de chaîne d"essai de balayage intermédiaires. Le système d"essai de balayage interne d"unité de commande de TAP intermédiaire transmet un signal de chaîne d"essai de balayage intermédiaire indiqué en dehors du CI comme signal de sortie de données d"essai (TDO) de TPA. Le système d"essai de balayage interne d"unité de commande de TAP intermédiaire met en oeuvre un registre d"observation de balayage interne en vue de stocker des informations indiquant quel signal de chaîne d"essai de balayage interne intermédiaire transmettre comme signal TDO de TAP. Une transmission sélective de signaux de chaîne d"essai internes intermédiaires (IIS) en dehors du CI permet d"isoler une manipulation, par un bloc de circuit de conception d"une entrée de valeur de vecteur d"essai de balayage, dans un sens analytique, des manipulations de la valeur du vecteur d"essai par d"autres blocs de circuit de conception. Un mode de réalisation de l"invention concerne la commande de signaux d"entrée d"essai de balayage intermédiaires.
Designated States: JP.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Publication Language: English (EN)
Filing Language: English (EN)