WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2002029563) STORING STACK OPERANDS IN REGISTERS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2002/029563    International Application No.:    PCT/GB2001/002776
Publication Date: 11.04.2002 International Filing Date: 21.06.2001
Chapter 2 Demand Filed:    25.03.2002    
IPC:
G06F 9/30 (2006.01), G06F 9/318 (2006.01), G06F 9/38 (2006.01), G06F 9/48 (2006.01)
Applicants: ARM LIMITED [GB/GB]; 110 Fulbourn Road Cherry Hinton Cambridge CB1 9NJ (GB)
Inventors: NEVILL, Edward, Colles; (GB).
ROSE, Andrew, Christopher; (GB)
Agent: ROBINSON, Nigel, Alexander, Julian; D. Young & Co. 21 New Fetter Lane London EC4A 1DA (GB)
Priority Data:
0024404.6 05.10.2000 GB
Title (EN) STORING STACK OPERANDS IN REGISTERS
(FR) STOCKAGE D'OPERANDES EMPILES DANS DES REGISTRES
Abstract: front page image
(EN)A data processing apparatus (102) includes a processor core (104) having a bank of registers (106). The bank of registers (106) include a set of registers that are used for the storage of stack operands. Instructions from a second instruction set specifying stack operands are translated by an instruction translator (108) into instructions of a first instruction set (or control signals corresponding to those instructions) specifying register operands. These translated instructions are then executed by the processor core (104). The instruction translator (108) has multiple mapping states for controlling which registers corresponding to which stack operands within the stack. Changes between mapping states are carried out in dependence of stack operands being added to or removed from the set of registers.
(FR)L'invention concerne un dispositif (102) de traitement de données, qui comprend un coeur (104) de processeur comportant une batterie de registres (106). La batterie de registres (106) comprend un ensemble de registres qui servent à stocker des opérandes empilés. Les instructions provenant d'un deuxième ensemble d'instructions spécifiant les opérandes empilés sont traduites par un traducteur (108) d'instructions en instructions d'un premier ensemble d'instructions (ou en signaux de commande correspondant à ces instructions) spécifiant les opérandes empilés. Ces instructions traduites sont ensuite exécutées par le coeur (104) du processeur. Le traducteur (108) d'instructions comporte de multiples états de mappage pour définir quels registres correspondent à quels opérandes empilés de la pile. Des modifications entre états de mappage sont effectuées en fonction de l'ajout d'opérandes empilés à l'ensemble de registres, ou du retrait d'opérandes empilés de cet ensemble.
Designated States: CN, IL, IN, JP, KR, RU.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Publication Language: English (EN)
Filing Language: English (EN)