WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2002027935) LEVEL-SHIFTING CIRCUITRY HAVING 'HIGH' OUTPUT IMPENDANCE DURING DISABLE MODE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2002/027935    International Application No.:    PCT/US2001/028472
Publication Date: 04.04.2002 International Filing Date: 13.09.2001
Chapter 2 Demand Filed:    11.04.2002    
IPC:
H03K 19/0185 (2006.01), H03K 19/094 (2006.01)
Applicants: INFINEON TECHNOLOGIES NORTH AMERICA CORP. [US/US]; 1730 North First Street San Jose, CA 95112-4508 (US)
Inventors: TERLETZKI, Hartmund; (US).
FRANKOWSKY, Gerd; (DE)
Agent: BRADEN, Stanton C.; Siemens Corporation - Intellectual Property Dept. 186 Wood Ave. South Iselin, NJ 08830 (US).
EPPING HERMANN & FISCHER; Postfach 12 10 26 80034 München (DE)
Priority Data:
09/659,872 13.09.2000 US
Title (EN) LEVEL-SHIFTING CIRCUITRY HAVING 'HIGH' OUTPUT IMPENDANCE DURING DISABLE MODE
(FR) ENSEMBLE DE CIRCUITS DE RETABLISSEMENT DU NIVEAU ZERO DOTE D'UNE IMPEDANCE «ELEVEE» DE SORTIE AU COURS D'UN MODE DESACTIVE
Abstract: front page image
(EN)Level-shifting circuitry having a level-shifting section (101) responsive to an input logic signal. The input logic signal has a first voltage level representative of a first logic state or a second voltage level representative of a second logic state. The level-shifting section provides an output logic signal at an output terminal having a third voltage level representative of the first logic state of the input logic signal. The level-shifting circuitry also includes an enable/disable section (14) responsive to an enable/disable signal for placing the output terminal at a relatively high output impedance condition independent of the logic state of the input signal during a disable mode.
(FR)L'invention concerne un ensemble de circuits de rétablissement du niveau zéro possédant une section de rétablissement du niveau zéro (101) répondant à un signal logique d'entrée. Celui-ci comprend un premier niveau de tension représentant un premier état logique ou un deuxième niveau de tension représentant un deuxième état logique. La section de rétablissement du niveau zéro fournit un signal logique de sortie au niveau d'un terminal de sortie possédant un troisième niveau de tension représentant le premier état logique du signal logique d'entrée. L'ensemble de circuits de rétablissement du niveau zéro comprend également une section d'activation/désactivation (14) répondant à un signal d'activation/désactivation en vue de placer le terminal de sortie dans un état d'impédance de sortie relativement élevé, indépendamment de l'état logique du signal d'entrée au cours d'un mode désactivé.
Designated States: JP, KR.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Publication Language: English (EN)
Filing Language: English (EN)