WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2002027790) BARRIER LAYERS FOR SOLDER JOINTS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2002/027790    International Application No.:    PCT/SG2000/000160
Publication Date: 04.04.2002 International Filing Date: 29.09.2000
Chapter 2 Demand Filed:    22.04.2002    
IPC:
H01L 21/60 (2006.01), H01L 23/485 (2006.01)
Applicants: ELLIPSIZ LTD [SG/SG]; 29 Woodlands Industrial Park E1, #04-01/06 North Tech, Singapore 757716 (SG) (For All Designated States Except US).
NEO, Chong, Wei [SG/SG]; (SG) (For US Only).
CHAN, Kai, Chong [SG/SG]; (SG) (For US Only).
CHEONG, Chu, Peng [SG/SG]; (SG) (For US Only)
Inventors: NEO, Chong, Wei; (SG).
CHAN, Kai, Chong; (SG).
CHEONG, Chu, Peng; (SG)
Agent: CITILEGAL LLC; 7 Teamasek Boulevard #21-02, Suntec Tower One, Singapore 038987 (SG)
Priority Data:
Title (EN) BARRIER LAYERS FOR SOLDER JOINTS
(FR) COUCHES BARRIERE POUR JOINTS DE SOUDURE
Abstract: front page image
(EN)A method of forming a solder bump on metallic pads in a semiconductor wafer, comprising the steps of electroplating a first electroplated metallic layer over patterned photoresist material over a plurality of blanketed metal layers formed on a passivated surface over one or more metallic pads; then electroplating a second electroplated metallic layer on the first electroplated metallic layer; and then fabricating a solder bump on the second metallic layer. The photoresist material is then removed and the plurality of blanket metal layers are etched using the solder bump as a mask. In an alternative embodiment the second electroplated metallic layer encapsulates the first electroplated metallic layer.
(FR)L'invention concerne un procédé de formation de perles de soudure sur des plages de connexion métalliques dans une tranche semi-conductrice, procédé qui consiste à procéder à un dépôt électrolytique d'une première couche métallique à revêtement électrolytique sur un matériau de photorésist modelé sur plusieurs couches métalliques recouvertes formées sur une première surface passivée sur une ou plusieurs plages de connexion métalliques. Le procédé consiste ensuite à procéder à un dépôt électrolytique d'une seconde couche métallique à revêtement électrolytique sur la première couche métallique à revêtement électrolytique, puis à fabriquer une perle de soudure sur la seconde couche métallique. Le matériau de photorésist est alors retiré et les différentes couches métalliques recouvertes sont gravées, la perle de soudure étant utilisée comme masque. Dans un autre mode de réalisation, la seconde couche métallique à revêtement électrolytique encapusle la première couche métallique électrolytique.
Designated States: JP, SG, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)