WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2002027341) RACE CONDITION DETECTION AND EXPRESSION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2002/027341    International Application No.:    PCT/US2001/029557
Publication Date: 04.04.2002 International Filing Date: 21.09.2001
Chapter 2 Demand Filed:    10.04.2002    
IPC:
G06F 17/50 (2006.01)
Applicants: VERISITY DESIGN, INC. [US/US]; 2041 Landing Drive, Mountain View, CA 94043 (US)
Inventors: OUYANG, Pei; (US)
Agent: GLENN, Michael; Glenn Patent Group, 3475 Edison Way, Suite L., Menlo Park, CA 94025 (US)
Priority Data:
09/672,382 28.09.2000 US
Title (EN) RACE CONDITION DETECTION AND EXPRESSION
(FR) DETECTION ET EXPRESSION DE CONDITION DE COURSE
Abstract: front page image
(EN)A method and apparatus for improved race detection and expression is disclosed. The race detection method and apparatus disclosed herein detects races statically by analyzing the circuits, which are usually written in a hardware description language (HDL), such as VHDL or Verilog. Compared with known simulation approaches, the inventive method and apparatus has at least the following advantages: no test vectors are required; all potential races can be detected; and in simulator approaches, if the right test vectors are not provided, then the races cannot be found (the invention avoids this last constraint).
(FR)La présente invention concerne un procédé et un appareil permettant une meilleure détection et expression de course. Le procédé et l'appareil de détection de course selon cette invention permettent de détecter statiquement des courses, par analyse des circuits qui sont généralement écrits dans un langage de description de matériel (hardware description language : HDL), tel que VHDL ou Verilog. Comparés à des approches de simulation connues, le procédé et l'appareil selon cette invention présentent au moins l'avantage qu'aucun vecteur de test n'est nécessaire et que toutes les courses potentielles peuvent être détectées et permet de pallier, dans des approches de simulateur, l'impossibilité de détecter les courses dans le cas où les bons vecteurs de test ne sont pas fournis.
Designated States: AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DE, DK, DM, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)