Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2002023340) OPTIMIZED RAM REPRESENTATION OF CONVOLUTIONAL INTERLEAVER/DE-INTERLEAVER DATA STRUCTURE
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2002/023340 International Application No.: PCT/US2001/041922
Publication Date: 21.03.2002 International Filing Date: 29.08.2001
Chapter 2 Demand Filed: 30.03.2002
IPC:
H03M 13/27 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
M
CODING, DECODING OR CODE CONVERSION, IN GENERAL
13
Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
27
using interleaving techniques
Applicants:
WIDEBAND COMPUTERS, INC. [US/US]; 1350 Pear Avenue, Suite C Mountain View, CA 94043, US
Inventors:
ISAKSEN, David, B.; US
KORALEK, Richard, W.; US
FLYNN, James, P.; US
TANKHILEVICH, Boris, G.; US
Agent:
TANKHILEVICH, Boris, G.; Law Offices of Boris G. Tankhilevich 536 North Civic Drive #A Walnut Creek, CA 94596, US
Priority Data:
09/663,27318.09.2000US
Title (EN) OPTIMIZED RAM REPRESENTATION OF CONVOLUTIONAL INTERLEAVER/DE-INTERLEAVER DATA STRUCTURE
(FR) REPRESENTATION RAM OPTIMISEE DE STRUCTURE DE DONNEES CONVOLUTIONNELLES D'ENTRELACEUR/DESENTRELACEUR
Abstract:
(EN) An optimized RAM representation of convolutional interleaver and/or de-interleaver data structure (460) for Digital Video Broadcast channel that includes an efficiently organized RAM memory. RAM includes an L number of M byte long delay lines, with L and M being integers. Each delay line is repesented by a row (462-484) including a base value and a current step value. The base value and the current step value for each row are read out of RAM. In the preferred embodiment, the RAM memory includes 12 rows, wherein each row includes a base value and a current step value, and wherein each row includes at least one block including 17 bytes. Each block having a block counter value is addressed by a pointer.
(FR) L'invention concerne une représentation RAM optimisée de structure de données (460) d'entrelaceur et/ou de désentrelaceur pour un canal de diffusion vidéonumérique, comportant une mémoire RAM organisée de façon efficace. Cette mémoire RAM contient un nombre L de longues lignes de retard à bits M, L et M représentant un nombre entier. Chaque ligne de retard est représentée par une rangée (462-484) comportant une valeur de base et une valeur actuelle. La valeur de base et la valeur actuelle de chaque rangée sont lues par la mémoire RAM. Dans un mode préféré de réalisation, la mémoire RAM comprend 12 rangées comportant chacune une valeur de base et une valeur actuelle, chaque rangée comportant également au moins un bloc de 17 bits. Chaque bloc présentant une contre-valeur de bloc est adressé par un pointeur.
front page image
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW
African Regional Intellectual Property Organization (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (EPO) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)