WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2002009187) HETEROJUNCTION TUNNELING DIODES AND PROCESS FOR FABRICATING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2002/009187    International Application No.:    PCT/US2001/022748
Publication Date: 31.01.2002 International Filing Date: 19.07.2001
Chapter 2 Demand Filed:    14.12.2001    
IPC:
H01L 21/20 (2006.01), H01L 21/8258 (2006.01), H01L 27/06 (2006.01), H01L 29/88 (2006.01)
Applicants: MOTOROLA, INC. [US/US]; 1303 East Algonquin Road, Schaumburg, IL 60196 (US)
Inventors: EL-ZEIN, Nada; (US).
RAMDANI, Jamal; (US).
EISENBEISER, Kurt; (US).
DROOPAD, Ravindranath; (US)
Agent: KOCH, William, E.; Motorola, Inc., Intellectual Property Department, AZ 11/56-238, 3102 North 56th Street, Phoenix, AZ 85018 (US)
Priority Data:
09/624,691 24.07.2000 US
Title (EN) HETEROJUNCTION TUNNELING DIODES AND PROCESS FOR FABRICATING SAME
(FR) DIODES A HETEROJONCTION TUNNEL ET PROCESSUS DE FABRICATION DE CELLES-CI
Abstract: front page image
(EN)High quality epitaxial layers of compound semiconductor materials can be grown overlying large silicon wafers by first growing an accommodating buffer layer on a silicon wafer. The accommodating buffer layer is a layer of monocrystalline oxide spaced apart from the silicon wafer by an amorphous interface layer of silicon oxide. The amorphous interface layer dissipates strain and permits the growth of a high quality monocrystalline oxide accommodating buffer layer. Any lattice mismatch between the accommodating buffer layer and the underlying silicon substrate is taken care of by the amorphous interface layer.
(FR)La présente invention concerne des couches épitaxiales de haute qualité de matériaux semiconducteurs composés, qu'on peut cultiver sur des grandes plaquettes de silice en cultivant d'abord une couche tampon d'adaptation sur une plaquette de silice. Cette couche tampon d'adaptation est une couche d'oxyde monocristaline espacée de la plaquette de silice par une couche interface amorphe d'oxyde de silice. Cette couche interface amorphe dissipe les taches et permet la culture d'une couche tampon d'adaptation d'oxyde monocristaline de haute qualité. Tout milieu moléculaire qui ne s'accommode pas de la couche tampon d'adaptation et du substrat de silice sous-jacent est pris en charge par la couche interface amorphe.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)