WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2002009119) INNER VOLTAGE LEVEL CONTROL CIRCUIT, SEMICONDUCTOR STORAGE, AND METHOD FOR CONTROLLING THEM
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2002/009119    International Application No.:    PCT/JP2001/006374
Publication Date: 31.01.2002 International Filing Date: 24.07.2001
Chapter 2 Demand Filed:    24.07.2001    
IPC:
G11C 5/14 (2006.01), G11C 8/08 (2006.01)
Applicants: NEC CORPORATION [JP/JP]; 7-1, Shiba 5-chome Minato-ku, Tokyo 108-8001 (JP) (For All Designated States Except US).
TAKAHASHI, Hiroyuki [JP/JP]; (JP) (For US Only).
NAKAGAWA, Atsushi [JP/JP]; (JP) (For US Only)
Inventors: TAKAHASHI, Hiroyuki; (JP).
NAKAGAWA, Atsushi; (JP)
Agent: HAMADA, Haruo; Wisdom house 4-12, Minami-Aoyama 3-chome Minato-ku, Tokyo 107-0062 (JP)
Priority Data:
2000-224452 25.07.2000 JP
Title (EN) INNER VOLTAGE LEVEL CONTROL CIRCUIT, SEMICONDUCTOR STORAGE, AND METHOD FOR CONTROLLING THEM
(FR) CIRCUIT DE REGULATION DU NIVEAU DE TENSION INTERNE, MEMOIRE SEMI-CONDUCTEUR ET PROCEDE DE COMMANDE DUDIT CIRCUIT ET DE LADITE MEMOIRE
Abstract: front page image
(EN)A voltage level control circuit and control method by which the power consumption is reduced. When the level of a signal A is 'L' and the level of a signal PL inputted from outside the voltage level control circuit changes to 'H', the level of a latch signal La outputted from a latch (11) changes to 'H' and an N FETs (14, 17, 24) are turned on. As a result, a voltage-dividing circuit comprising resistors (12, 13) for voltage division and current Miller differential amplifiers (20, 27) are turned active, and an 'H' signal A for controlling a boost voltage Vbt (word line drive voltage) is outputted. When the boost voltage Vbt rises and reaches a reference voltage Vref2, the voltage V2 goes to an 'H' level, and consequently the signal A goes to an L level. Since the level of the signal A changes to the 'L' level, the latch (11) is made through. Since the signal PL is at an 'L' level, the latch signal La outputted from the latch (11) goes to an 'L' level, and the N ?.¿ FETs (14, 17, 24) are turned off. Thus in the time zone when it is unnecessary to operate, the N FETs (14, 17, 24) are kept off, thereby saving the power.
(FR)L'invention concerne un circuit de régulation du niveau de tension et un procédé de commande permettant de réduire la consommation d'énergie. Lorsque le niveau d'un signal A se trouve à un niveau « L » et que le niveau d'un signal PL introduit depuis l'extérieur du circuit de régulation du niveau de tension passe à un niveau « H », le niveau d'un signal de verrouillage La émis par un verrou (11) passe au niveau « H » et des transistors à effet de champ de type N (14, 17, 24) sont enclenchés. En conséquence, dès qu'un ensemble constitué par un circuit de division de tension comprenant des résistances(12, 13) de division de tension et par des amplificateurs d'intensité de Miller (20, 27) est activé, on obtient en sortie un signal A à l'état « H » permettant de réguler une tension de stimulation Vbt (tension de commande de ligne mot). Lorsque ladite tension de stimulation Vbt augmente et atteint une tension de référence Vref2, la tension V2 passe à un niveau « H », et par conséquent le signal A passe à un niveau « L ». Etant donné que le niveau du signal A passe à l'état « L », le verrou (11) est rendu passant. Etant donné que le signal PL se trouve à un niveau « L », le signal de verrouillage La émis par le verrou (11) passe à un niveau « L », et les transistors à effet de champ de type N (14, 17, 24) sont éteints. Ainsi, dans la plage horaire pendant laquelle il n'est pas nécessaire de faire fonctionner les transistors à effet de champ de type N (14, 17, 24), on maintient ceux-ci éteints afin d'économiser l'énergie.
Designated States: CN, KR, US.
European Patent Office (DE, FR, GB, IT).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)