Processing

Please wait...

Settings

Settings

Goto Application

1. WO2002007316 - VOLTAGE TOLERANT INPUT/OUTPUT CIRCUIT

Publication Number WO/2002/007316
Publication Date 24.01.2002
International Application No. PCT/US2001/040757
International Filing Date 16.05.2001
IPC
H03K 19/003 2006.1
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
003Modifications for increasing the reliability
CPC
H03K 19/00315
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output
003Modifications for increasing the reliability ; for protection
00315in field-effect transistor circuits
Applicants
  • ARTISAN COMPONENTS, INC. [US]/[US] (AllExceptUS)
  • KAWA, Jamil [US]/[US]
  • NIMAIYAR, Rahul [IN]/[US]
  • SAWHNEY, Puneet [IN]/[US]
  • AWAD, Anwar [US]/[US]
Inventors
  • KAWA, Jamil
  • NIMAIYAR, Rahul
  • SAWHNEY, Puneet
  • AWAD, Anwar
Agents
  • PENILLA, Albert, S.
Priority Data
09/615,95914.07.2000US
Publication Language English (en)
Filing Language English (EN)
Designated States
Title
(EN) VOLTAGE TOLERANT INPUT/OUTPUT CIRCUIT
(FR) CIRCUIT D'ENTREE/SORTIE SUPPORTANT LA TENSION
Abstract
(EN) The present invention provides a voltage tolerant input/output circuit configured to ensure proper interface tolerance between various close voltages in deep sub-micron circuits without any DC leakage. The voltage tolerant input/output circuit includes (1) an arbiter circuit (210) logically configured to ensure that a gate of a P-driver of the voltage tolerant input/output circuit is biased at the higher of an input/output voltage (VPAD) and an input/output supply voltage (VDDIO) when the P-driver (272) is tri-stated, (2) a bias circuit (240) logically configured to biased a floating N-well of the P-driver to ensure that no parasitic diodes formed between any source or drain of a p-device of the voltage tolerant input/output circuit and the N-well of the P-driver (272) is forward biased, and (3) a driver circuit comprising the P-driver (272).
(FR) La présente invention concerne un circuit d'entrée/sortie supportant la tension qui est configuré pour assurer une tolérance d'interface appropriée entre diverses tensions rapprochées dans des circuits de la profondeur du submicron sans aucune fuite de courant continu. Le circuit d'entrée/sortie supportant la tension comprend (1) un circuit arbitre (210) à configuration logique qui assure qu'une grille d'un circuit d'attaque P du circuit d'entrée/sortie supportant la tension est sollicitée à la tension maximale entre une tension d'entrée/sortie (VPAD) et une tension d'alimentation d'entrée/sortie (VDDIO) lorsque le circuit d'attaque P (272) est à trois états, (2) un circuit de polarisation (240) configuré logiquement pour polariser un puits à potentiel flottant du circuit d'attaque P afin d'assurer qu'aucune diode parasite formée entre une source ou un drain du dispositif p du circuit d'entrée/sortie supportant la tension et le puits N du circuit d'attaque P (272) n'est polarisée en sens direct, et (3) un circuit d'attaque comprenant le circuit d'attaque P (272).
Related patent documents
Latest bibliographic data on file with the International Bureau